期刊文献+

CMOS电路中的闩锁效应研究 被引量:11

Research on CMOS Latchup
在线阅读 下载PDF
导出
摘要 闩锁效应是功率集成电路中普遍存在的问题。文中分析了CMOS结构中的闩锁效应的起因,提取了用于分析闩锁效应的集总器件模型,给出了产生闩锁效应的必要条件,列举了闩锁效应的几种测试方法。最后,介绍了避免发生闩锁效应的几种方法。 Latchup is a ubiquitous problem in PIC. In this paper, the reason of latchup on CMOS structure is analyzed; the lumped component which is used for analyzing the latchup, is extracted; the necessary condition for the produce of latchup is given; the testing way for latchup is enumerated; and at last some way for the latchup prevention is introduced.
作者 牛征
出处 《电子与封装》 2007年第3期24-27,共4页 Electronics & Packaging
关键词 闩锁效应 寄生双极晶体管 集总器件模型 版图设计 latchup parasitic bipolar transistor lumped component layout
作者简介 牛征(1979-),男,河北武安人,电子与信息技术专业本科毕业,现从事专用集成电路设计工作。
  • 相关文献

同被引文献35

引证文献11

二级引证文献15

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部