期刊文献+

RISC乘累加单元的扩展

Extended RISC MAC Unit
在线阅读 下载PDF
导出
摘要 本文设计了扩展的乘累加单元(DSPMAC),用于运算速度的提高。基于or1200乘累加单元,运用RISC技术和并行操作,通过开发32-bit指令中的保留位,在资源占用增幅较少和一定的功耗及温度等代价的前提下,本设计对连续乘累加运算实现加速。经过测试,DSPMAC达到了运算加速的目的。 This paper designed an extended multiplication-accumulator unit, DSPMAC, to achieve calculation accelerating. Based on or1200 multiplication-accumulator unit, using RISC technology and parallel operation to exploit the reserved bits in 32-bit instruction, the design tried to achieve accelerating of continuous multiplication-accumulator operations with less increase of resource occupation and some cost of power and temperature. According to the testing results, DSPMAC unit has achieved the purpose.
作者 邹世忠
出处 《微计算机信息》 北大核心 2008年第14期1-2,7,共3页 Control & Automation
关键词 乘累加 精简指令集计算机 速度 功耗 温度 DSP multiplication-accumulator ( DSPMAC ) RISC speed power consumption temperature
作者简介 邹世忠(1969-),男(汉族),山东人,清华大学学习,工程硕士,主要从事精简指令计算机和数字信号处理方面的研究。通讯地址:(100086北京清华大学电子工程系)
  • 相关文献

参考文献1

二级参考文献4

  • 1赵科.基于FPGA的加密算法的设计[J].微计算机信息,2004,20(9):83-84. 被引量:2
  • 2Shyh-Jye Jou, Meng-Hung Tsai, and Ya-Lan Tsao.Low-Error Reduced-Width Booth Multipliers for DSP Applications IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I:FUNDAMENTAL THEORY AND APPLICATIONS, VOL. 50, NO.11, NOVEMBER 2003 : 1470-1474.
  • 3Kwen-Siong Chong, A Micropower Low-Voltage Multiplier With Reduced Spurious Switching. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL. 13, NO.2, FEBRUARY 2005 : 255-265.
  • 4Hsin-Lei Lin. Design of a Novel Radix-4 Booth Multiplier.IEEE Conference on circuits and systems Dec 2004: 837-840.

共引文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部