摘要
对等精度频率测量的基本方法进行了两方面的改进;一方面在不提高系统工作频率和延长测量门限时间的前提下.通过对基准时钟信号计数值的修正,进一步提高了测量精度;另一方面利用对被测信号的自适应分频,消除了预置门限时间带来的不足,简化了同步逻辑电路,提高了系统可靠性,实现了测量门限时间的自动寻优;在基于可编程逻辑器件CPLD以及DSP芯片的硬件系统中,实现了范围为1Hz～2MHz、相对误差不大于10^(-4)的频率测量,进行了相关实验验证并给出了实验结果。
The equal--precision technique of digital frequency measurement is analyzed and improved. The relative error of the measuring result is decreased by amending the counting result of the reference clock signal. Through self--adapting frequency demultiplication of the measured signal, the logic circuit is simplified, the reliability of system is increased and the automatic optimization of time--limit gate is realized. The improved method is verified on the hardware system based on CPLD and DSP by measuring a range from 1Hz to 2MHz digital frequency signal. The experimental result is given.
出处
《计算机测量与控制》
CSCD
2008年第12期1814-1818,共5页
Computer Measurement &Control
基金
国家863资助项目(2006AA11Z231)
轨道交通控制与安全国家重点实验室开放课题资助项目(SKL2007K011)
国家自然科学基金项目(60874079)。
关键词
频率测量
相对误差
自适应分频
CPLD
DSP
frequency measurement
relative error
self-- adapting frequency demultiplication
CPLD
DSP
作者简介
国彬（1983-），男，天津人，硕士研究生，主要从事检测及现场总线方向的研究。
张和生（1970-），男，博士，副教授，博导，主要从事广域网络环境分布式系统的多传感器融合、智能检测与智能控制、交通状态获取的传感器网络、电力电子与电传动系统状态检测与故障诊断方向的研究。
