期刊文献+

基于CPLD高速可程控数字延迟线的设计与实现 被引量:4

Design and Accomplishment of high-speed Programmable digital delay line system based on CPLD
在线阅读 下载PDF
导出
摘要 针对兰州重离子加速器冷却储存环(HIRFL-CSR)踢轨磁铁(Kicker)电源的需要,设计了一种基于可编程逻辑器件(CPLD)的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD芯片的设计并给出了仿真波形。该方案满足了Kicker电源对脉冲进行适当延迟的要求,解决了Kicker电源系统脉冲同步的问题。 To meet the need of kicker power supply of HIRFL-CSR, this paper designs a high-speed Programmable digital delay line system based on CPLD.h presents the circuit configuration the working principle and the CPLD design of digital delay line system with simulation figure. The design meets the need of kicker power supply of CSR to delay the pulse suitably, resolves the problem of the pulse in-phase of kicker power supply system.
出处 《微计算机信息》 北大核心 2006年第12Z期134-136,231,共4页 Control & Automation
关键词 CPLD 可程控 延迟线 Kicker CPLD,programming control,delay line,Kicker
作者简介 王群要(1979-)男,河南濮阳,硕士研究生(在学),中国科学院研究生院,培养单位中科院近代物理研究所,核技术及应用专业,研究方向为电子技术及应用,Email:imooq@impcas.ac.cn 通信地址:(730000兰州市31信箱18分箱) 高大庆(1969-)男,陕西,副研究员,博士,核技术及应用专业,现从事加速器用特种电源研究。
  • 相关文献

参考文献2

二级参考文献3

共引文献9

同被引文献28

引证文献4

二级引证文献31

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部