-
题名数字集成电路测试中测试矢量的生成
- 1
-
-
作者
刘伟
刘建军
-
机构
桂林电子科技大学计算机辅助测试教研室
-
出处
《世界电子元器件》
2007年第2期80-82,共3页
-
文摘
电路的日益复杂和集成度的不断提高，测试已成为集成电路设计中费用最高、难度最大的一个环节。本文主要讨论了测试中伪随机测试矢量的生成，并提出了改进其周期的办法，从而能大大提高故障的覆盖率。最后通过硬件描述语言Verilog在QuartusⅡ软件下进行仿真，验证了其正确性。
-
关键词
集成电路测试
测试矢量
集成电路设计
硬件描述语言
集成度
伪随机
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
-
题名数字集成电路测试矢量的生成
- 2
-
-
作者
刘伟
-
机构
桂林电子科技大学计算机辅助测试教研室
-
出处
《电子与封装》
2007年第4期18-20,48,共4页
-
文摘
电路的日益复杂和集成度的不断提高,使测试已成为集成电路设计中费用最高、难度最大的一个环节。文章主要讨论了测试中伪随机测试矢量的生成,并提出了改进其周期的办法,从而大大提高了故障的覆盖率。最后通过硬件描述语言Verilog在Quartus Ⅱ软件下进行仿真,验证了其正确性。
-
关键词
随机测试序列
硬件描述语言Verilog
同余伪随机序列
线性反馈移位寄存器
-
Keywords
random test sequence
hardware description language Verilog
congruence pseudo-random vector
linear feedback shift register
-
分类号
TN431.2
[电子电信—微电子学与固体电子学]
-
-
题名集成电路低峰值功耗研究
- 3
-
-
作者
康跃明
刘建军
刘伟
-
机构
桂林电子科技大学计算机辅助测试教研室
-
出处
《世界电子元器件》
2007年第5期70-73,共4页
-
文摘
随着手持设备的兴起和芯片对晶片测试越来越高的要求,内建自测试的功耗问题引起了越来越多人的关注。本文对目前内建自测试的可测性设计技术进行了分析,并提出了折叠种子优化降低节点峰值功耗模型,通过调整种子结构和测试向量的相关性的办法来避免过高的SoC测试峰值功耗。采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用,使得测试时测试向量的输入跳变显著降低,从而大幅度降低节点的峰值功耗。实验结果表明,该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗。
-
关键词
峰值功耗
集成电路
内建自测试
测试向量
晶片测试
种子结构
测试应用
可测性设计
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
-
题名一种新型低峰值功耗的BIST设计研究
- 4
-
-
作者
刘建军
刘伟
康跃明
-
机构
桂林电子科技大学计算机辅助测试教研室
-
出处
《电子与封装》
2007年第9期4-7,33,共5页
-
文摘
随着手持设备的兴起和芯片对晶片测试的要求越来越高,内建自测试的功耗问题引起了越来越多人的关注。文章对目前内建自测试的可测性设计技术进行了分析,并提出了折叠种子优化降低节点峰值功耗的模型,通过调整种子结构和测试向量的相关性的办法来避免过高的SoC测试峰值功耗。采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用,使得测试时测试向量的输入跳变显著降低,从而大幅度降低节点的峰值功耗。实验结果表明,该方案可以有效地避免BIST并行执行可能带来的过高峰值功耗。
-
关键词
内建自测试
可测性设计
低峰值功耗
片上系统
-
Keywords
BIST
DFT
peak-power
SoC
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
