期刊文献+
共找到24篇文章
< 1 2 >
每页显示 20 50 100
可演化TMR容错表决电路的设计研究 被引量:2
1
作者 吴会丛 刘尚合 +1 位作者 赵强 原亮 《半导体技术》 CAS CSCD 北大核心 2006年第5期370-373,共4页
在高温、辐射等恶劣环境下微电子设备的可靠性要求越来越高,利用演化硬件(EHW)原理,将EHW技术与三模块冗余(TMR)容错技术相结合,在FPGA上实现可演化的TMR表决电路,使硬件本身具有自我重构和自修复能力,大大提高了系统的可靠性。
关键词 演化硬件 三模冗余 现场可编程门阵列
在线阅读 下载PDF
SRAM型FPGA的单粒子效应及TMR设计加固 被引量:7
2
作者 黄伟 刘涛 +1 位作者 王华 潘卫军 《航天返回与遥感》 2012年第2期49-53,共5页
宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列(FieldProgrammable Gate Array,FPGA)器件工作的可靠性。文章研究了静态随机存储器型(Static Random AccessMemory,SRAM)FPGA中的单粒子翻转效应。理论计算表... 宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列(FieldProgrammable Gate Array,FPGA)器件工作的可靠性。文章研究了静态随机存储器型(Static Random AccessMemory,SRAM)FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余(Triple Module Redundancy,TMR)设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。 展开更多
关键词 现场可编程门阵列 航天器件可靠性 单粒子效应 三模冗余
在线阅读 下载PDF
基于关键路径的三模冗余表决器插入算法 被引量:7
3
作者 谭宜涛 杨海钢 +2 位作者 黄娟 郝亚男 崔秀海 《电子与信息学报》 EI CSCD 北大核心 2012年第2期487-492,共6页
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算... 在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。 展开更多
关键词 FPGA 三模冗余 表决器插入 映射后网表 关键路径
在线阅读 下载PDF
基于Scrubbing的空间SRAM型FPGA抗单粒子翻转系统设计 被引量:12
4
作者 马寅 安军社 +1 位作者 王连国 孙伟 《空间科学学报》 CAS CSCD 北大核心 2012年第2期270-276,共7页
基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets,SEU)的影响而导致信息丢失或功能中断.在详细讨论三模冗余(Triple Modular Redundancy,TMR)和刷新(Scrubbing)的重要原理及实现细节的基础上,实现了一种高可靠性... 基于SRAM工艺的FPGA在空间环境下容易受到单粒子翻转(Single Event Upsets,SEU)的影响而导致信息丢失或功能中断.在详细讨论三模冗余(Triple Modular Redundancy,TMR)和刷新(Scrubbing)的重要原理及实现细节的基础上,实现了一种高可靠性、TMR+Scrubbing+Reload的容错系统设计,用反熔丝型FPGA对SRAM型FPGA的配置数据进行毫秒级周期刷新,同时对两个FPGA均做TMR处理.该容错设计已实际应用于航天器电子系统,可为高可靠性电子系统设计提供参考. 展开更多
关键词 单粒子翻转(SEU) 三模冗余(tmr) 刷新(Scrubbing) FPGA容错
在线阅读 下载PDF
具有在线修复能力的强容错三模冗余系统设计及实验研究 被引量:34
5
作者 姚睿 王友仁 +1 位作者 于盛林 陈则王 《电子学报》 EI CAS CSCD 北大核心 2010年第1期177-183,共7页
为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件... 为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件备份法设计,故障发生时可通过备件切换法快速自修复,模块中每个故障组件均可通过进化进行修复;并通过异构冗余降低2个以上模块同时故障的概率.以具有片内三模冗余的三阶高密度双极性(HDB3)编码器系统设计为例,对系统结构和各种容错修复机制进行了验证,结果表明系统可靠性得到很大提高. 展开更多
关键词 航天器 电子设备 容错技术 进化硬件 三模冗余 HDB3编码器
在线阅读 下载PDF
基于三重冗余的ETS控制系统设计及可靠性评估 被引量:10
6
作者 邹见效 徐红兵 张正迁 《电子科技大学学报》 EI CAS CSCD 北大核心 2010年第5期793-799,共7页
针对汽轮机安全保护系统的高可靠度和高安全度要求,提出了基于三重化冗余容错技术的危急跳闸系统(ETS)设计方案。系统从输入模块、传输总线、主控制器到输出模块均采用硬件三重化无耦合设计。通过通道内自监测和通道间互监测及同步策略... 针对汽轮机安全保护系统的高可靠度和高安全度要求,提出了基于三重化冗余容错技术的危急跳闸系统(ETS)设计方案。系统从输入模块、传输总线、主控制器到输出模块均采用硬件三重化无耦合设计。通过通道内自监测和通道间互监测及同步策略实现系统的故障处理与隔离。通过设立输入、输出数据表决面及H型结构硬件表决器表决面,根据可预设的表决适应方案使系统实现了二次故障工作、三次故障安全,以较少的余度实现较高的容错能力。考虑可修复条件下建立了系统的马尔可夫可靠性模型,并进行了系统的可靠度和安全度分析。仿真结果验证了该系统具有很高的可靠性和安全性。通过现场调试和长时间通电实验,验证了系统满足汽轮机组安全保护装置的要求。 展开更多
关键词 危急跳闸系统 马尔可夫模型 可靠性 安全性 三模冗余
在线阅读 下载PDF
SRAM型FPGA的抗SEU方法研究 被引量:13
7
作者 黄影 张春元 刘东 《中国空间科学技术》 EI CSCD 北大核心 2007年第4期57-65,共9页
通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错... 通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。 展开更多
关键词 单粒子翻转 现场可编程门阵列 三模冗余 错误代码校验 空间电子干扰
在线阅读 下载PDF
三模冗余演化自修复系统可靠性及状态规律分析 被引量:2
8
作者 巨政权 郑见灵 +1 位作者 满梦华 常小龙 《电讯技术》 北大核心 2012年第2期245-249,共5页
为研究三模冗余演化自修复系统可靠性及状态规律,首先给出了系统架构及其工作流程,继而以马尔科夫(Markov)过程理论为基础对其进行了可靠性建模,最后基于此模型对系统可靠性及状态规律进行了仿真研究。结果表明:修复率与故障率比值是影... 为研究三模冗余演化自修复系统可靠性及状态规律,首先给出了系统架构及其工作流程,继而以马尔科夫(Markov)过程理论为基础对其进行了可靠性建模,最后基于此模型对系统可靠性及状态规律进行了仿真研究。结果表明:修复率与故障率比值是影响系统可靠性的主要因素;系统运作区间以可用度与可靠度差值的极值分为两大部分,极值点前,系统主要处于状态0、1,演化修复作用对系统可靠性贡献不大;极值点后,系统在状态1、2间转换概率提高,演化修复作用成为提高系统可靠性主要因素。所得结论对特定环境中系统的设计、应用、评估具有一定的理论指导意义。 展开更多
关键词 电子系统 容错技术 三模冗余 演化硬件 自修复 马尔科夫模型 可靠性
在线阅读 下载PDF
基于Nand Flash的星载综合数据固态记录系统 被引量:4
9
作者 杨海峰 柴霖 胡建平 《电讯技术》 北大核心 2017年第6期716-723,共8页
在星载平台资源受限条件下,采用以FPGA+CPU为控制核心、Nand Flash为固态存储阵列的系统架构,实现了高速、大容量、高可靠的数据记录。针对传统双Plane操作与并行扩展对存储速度提升有限、芯片使用较多的问题,采用4级流水线方式控制Flas... 在星载平台资源受限条件下,采用以FPGA+CPU为控制核心、Nand Flash为固态存储阵列的系统架构,实现了高速、大容量、高可靠的数据记录。针对传统双Plane操作与并行扩展对存储速度提升有限、芯片使用较多的问题,采用4级流水线方式控制Flash阵列。为解决标准传输协议传输效率低的问题,设计了一种自定义高速串行传输协议。为减缓空间辐射环境对存储数据的影响,采用了三模冗余、配置回读与部分重构等容错机制。对所提出系统进行的实验验证结果表明,该星载记录系统存储容量达36 Tbit,记录与回放速度分别达到16 Gbit/s与8 Gbit/s,传输误码率为10^(-12),传输包效率为96.7%,可作为通用存储系统以满足航天应用需求。 展开更多
关键词 卫星有效载荷 固态记录系统 NAND FLASH存储器 现场可编程门阵列 三模冗余
在线阅读 下载PDF
一种抗单粒子翻转容错异步收发器电路设计 被引量:1
10
作者 杨海波 丁朋程 +4 位作者 苏弘 王晓辉 孔洁 赵红赟 杨振雷 《核电子学与探测技术》 CAS CSCD 北大核心 2014年第7期907-912,916,共7页
为了改善星载粒子探测装置异步收发器的抗单粒子翻转性能,提出了一种基于Actel Flash FPGA的解决异步收发器抗单粒子翻转和传输过程中检错和纠错问题的高可靠设计方案。基于Actel公司的Pro ASIC Plus系列APA600 FPGA,采用汉明码(Hamming... 为了改善星载粒子探测装置异步收发器的抗单粒子翻转性能,提出了一种基于Actel Flash FPGA的解决异步收发器抗单粒子翻转和传输过程中检错和纠错问题的高可靠设计方案。基于Actel公司的Pro ASIC Plus系列APA600 FPGA,采用汉明码(Hamming Code)和三模冗余(Triple Modular Redundancy,TMR)法相结合的方式对异步收发器进行容错设计,实现了一种新型的抗单粒子翻转电路。对于发送器模块,首先数据处理单元把发送的数据送到编码器中完成汉明码编码,之后将编码完成的数据分别发送给多数表决器中来表决得到数据送入串行发送器中,最后将并串转换的数据发送出去。对于接收器模块,通过串行接收器对接收数据进行串并转换,并将转换后的并行数据送入解码器,解码器对接收到码字进行译码,得到最终的信息数据。对设计进行误差注入仿真测试,结果表明所设计的容错异步串行收发器能够有效地容错,可以非常方便地应用到航空航天等辐射环境中,实现高可靠的系统设计。 展开更多
关键词 Flash FPGA 三模冗余 汉明码 异步收发器 容错 抗辐射
在线阅读 下载PDF
基于负相关思想的异构电路冗余技术研究 被引量:1
11
作者 施威 原亮 +1 位作者 解双建 满梦华 《微电子学与计算机》 CSCD 北大核心 2013年第6期71-74,79,共5页
为提高恶劣环境下电子系统的可靠性,提出一种基于负相关思想的异构冗余电路集成设计方法.利用数字电路门级演化方法设计拓扑结构迥异的功能电路,在遗传算子中增加故障模式的相关性评估因子,选择输出故障模式差异较大的电路进行冗余集成.... 为提高恶劣环境下电子系统的可靠性,提出一种基于负相关思想的异构冗余电路集成设计方法.利用数字电路门级演化方法设计拓扑结构迥异的功能电路,在遗传算子中增加故障模式的相关性评估因子,选择输出故障模式差异较大的电路进行冗余集成.以2位乘法器为实验对象,演化生成多个异构电路用于三模冗余集成.进而,利用故障注入实验对比提出的负相关异构冗余与同构冗余、随机异构冗余的容错性能.发现电路规模相同时,异构冗余比同构冗余有着更好的容错性能.负相关异构冗余比随机异构冗余的容错能力更高.以上结果说明了该方法的有效性和可靠性. 展开更多
关键词 遗传算法 演化硬件 三模冗余 故障模拟 容错电路
在线阅读 下载PDF
45 nmCMOS工艺三模冗余加固锁存器的性能评估
12
作者 黄正峰 王敏 +2 位作者 李雪筠 鲁迎春 倪天明 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2020年第3期364-369,共6页
集成电路器件处在辐射敏感环境中时,易受到粒子轰击产生单粒子效应,使得电路的逻辑值发生翻转,影响电路的可靠性。为了提高电路的可靠性,需要针对单粒子效应引起的单粒子翻转(single event upset,SEU)问题进行加固研究,三模冗余(triple ... 集成电路器件处在辐射敏感环境中时,易受到粒子轰击产生单粒子效应,使得电路的逻辑值发生翻转,影响电路的可靠性。为了提高电路的可靠性,需要针对单粒子效应引起的单粒子翻转(single event upset,SEU)问题进行加固研究,三模冗余(triple modular redundancy,TMR)锁存器是最简单有效的抗SEU加固锁存器。文章阐述了TMR相关基础知识,包括结构组成、可靠性分析和工作原理。TMR锁存器分为主级和从级。主级是由3个相同模块组成的,从级是“三中取二”表决器。文中使用的表决器为2种传统表决器和9种晶体管级表决器。传统表决器是由门级单元构成,晶体管级表决器是由PMOS管和NMOS管组合构成。文章分析比较了11种不同结构的TMR锁存器,利用Hspice仿真工具测得TMR锁存器的功耗、延迟、面积开销,并进行综合性能比较。 展开更多
关键词 三模冗余(tmr) 表决器 容错 晶体管级
在线阅读 下载PDF
基于ASI总线的分布式三模冗余计算机联锁系统研究(上)
13
作者 岳强 徐洪泽 《铁道通信信号》 北大核心 2004年第8期11-12,共2页
通过对ASI总线的技术特点及机理分析 ,提出了一种新的基于ASI总线的三模冗余计算联锁系统设计方案 。
关键词 ASI总线 分布式三模冗余计算机联锁系统 铁路 信号设备 软件设计 硬件
在线阅读 下载PDF
空间环境下COTS计算机的抗SEU容错体系结构设计
14
作者 黄影 张春元 《航天控制》 CSCD 北大核心 2006年第6期40-45,50,共7页
针对空间辐射环境下的单粒子翻转效应,结合COTS器件的特点,介绍了一种空间环境下COTS计算机的嵌入式解决方案,并结合应用的要求给出了抗SEU容错体系结构的设计方案—基于COTS器件的多级容错结构。文章分别从芯片级、模块级和系统级3个... 针对空间辐射环境下的单粒子翻转效应,结合COTS器件的特点,介绍了一种空间环境下COTS计算机的嵌入式解决方案,并结合应用的要求给出了抗SEU容错体系结构的设计方案—基于COTS器件的多级容错结构。文章分别从芯片级、模块级和系统级3个容错粒度展现了空间计算机容错体系结构的设计思路,最后还利用了混联模型分析并计算了系统的可靠度指标。 展开更多
关键词 单粒子翻转 现场可编程门阵列 双机容错 三模冗余 商用现货
在线阅读 下载PDF
DICE型D触发器三模冗余实现及辐照实验验证 被引量:5
15
作者 张丹丹 杨海钢 +3 位作者 李威 黄志洪 高丽江 李天文 《半导体技术》 CAS CSCD 北大核心 2014年第7期495-500,共6页
分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D... 分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。 展开更多
关键词 抗单粒子翻转(SEU) 三模冗余(tmr) 双互锁存储单元(DICE) 触发器 辐照实验
在线阅读 下载PDF
一种用于嵌入式软核的动态可重构容错方案 被引量:2
16
作者 谭龙生 梁华国 王存 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2015年第11期1502-1507,共6页
FPGA的应用使得电路设计及实现具有更大的灵活性,但同时由于其结构特性,FPGA也更易受到外界的影响,发生瞬态故障,引起软错误。FPGA动态可重构功能的出现及应用为提高FPGA电路设计可靠性提供了一种解决方案。文章提出了一种针对嵌入式软... FPGA的应用使得电路设计及实现具有更大的灵活性,但同时由于其结构特性,FPGA也更易受到外界的影响,发生瞬态故障,引起软错误。FPGA动态可重构功能的出现及应用为提高FPGA电路设计可靠性提供了一种解决方案。文章提出了一种针对嵌入式软核的重构容错方案,以三模冗余为基础,通过处理器之间的相互控制方法,在实现快速检错的同时,降低了硬件开销及时间开销。 展开更多
关键词 现场可编程门逻辑阵列 可重构 嵌入式 三模冗余
在线阅读 下载PDF
一种星载嵌入式软件容错启动系统设计 被引量:5
17
作者 王钊 李勇 +1 位作者 崔维鑫 雒莎 《电子设计工程》 2019年第8期1-5,共5页
为提高空间复杂电离环境下星载嵌入式系统的可靠性,提出一种容错启动系统设计方法。该启动方法利用SPARC V8架构处理器(AT697)的异常处理陷阱机制,将EDAC和三模冗余两种方法结合起来,确保星载嵌入式系统在空间复杂环境下实现容错启动和... 为提高空间复杂电离环境下星载嵌入式系统的可靠性,提出一种容错启动系统设计方法。该启动方法利用SPARC V8架构处理器(AT697)的异常处理陷阱机制,将EDAC和三模冗余两种方法结合起来,确保星载嵌入式系统在空间复杂环境下实现容错启动和运行。该系统将BOOT(引导)区域和主程序区域备份三份存储于EEPROM中。在启动阶段,利用AT697的EDAC功能对BOOT区域进行检查和纠错,当遇一位翻转时直接纠正;当遇到多位翻转时记录出错地址并进入特定陷阱,在陷阱通过三取二仅对翻转位进行纠正,不必对整个代码进行三取二对比,从而提高系统的启动速度和可靠性。该设计适用于信息存储系统,可为星载嵌入式容错启动设计提供参考。 展开更多
关键词 SPARC V8 AT697 三模冗余 容错启动
在线阅读 下载PDF
三模冗余技术提高核电仪控系统可靠性研究 被引量:3
18
作者 魏荣超 孙福海 +1 位作者 水璇璇 董长龙 《上海交通大学学报》 EI CAS CSCD 北大核心 2018年第S1期166-170,共5页
核安全级数字化控制系统(DCS)是核电厂的核心控制系统,对保障核电的安全运行起着至关重要的作用.随着控制系统向数字化方向发展,现场可编程门阵列(FPGA)技术在安全级DCS系统中得到了广泛使用.针对FPGA在核电仪控系统领域面临的可靠性问... 核安全级数字化控制系统(DCS)是核电厂的核心控制系统,对保障核电的安全运行起着至关重要的作用.随着控制系统向数字化方向发展,现场可编程门阵列(FPGA)技术在安全级DCS系统中得到了广泛使用.针对FPGA在核电仪控系统领域面临的可靠性问题,本文提出一种适用于FPGA利用三模冗余(TMR)技术提高核电仪控系统可靠性的方法,详细分析了三模冗余技术应用的优缺点,提出改进方案,并解析了FPGA芯片实现三模冗余的方法,针对基于FPGA利用三模冗余技术进行工程设计过程中存在的资源问题提出解决方案. 展开更多
关键词 FPGA 三模冗余 可靠性 核仪控
在线阅读 下载PDF
一种基于FPGA的新颖的高容错加法器的设计 被引量:1
19
作者 尹立群 袁国顺 《电子器件》 CAS 2009年第2期372-375,共4页
为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法(TOIR-SO)。此方法相对于传统的TMR结构能够使TMR系统失效率降低47%。同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效... 为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法(TOIR-SO)。此方法相对于传统的TMR结构能够使TMR系统失效率降低47%。同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位"和"结果而不会对其它位产生影响从而进一步提高了加法器的容错能力。 展开更多
关键词 集成电路设计 三模冗余设计 操作数循环移位及取反容错 同部件失效问题 全加器
在线阅读 下载PDF
一种基于概率判决的强纠错卫星数据存储编码
20
作者 陈光重 徐会勤 李东 《核电子学与探测技术》 CAS CSCD 北大核心 2007年第6期1210-1215,共6页
单粒子翻转可能造成星载电子系统的损伤,甚至使之失效。本文针对解决皮卫星数据存储的可靠性问题,提出一种新的纠错编码:交叉正反码,并将之与常用的三倍冗余判决(TMR)技术进行了比较研究。
关键词 单粒子翻转 纠错编码 EDAC tmr 交叉正反码
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部