基于RISC-V的内存管理单元设计与实现

1

作者 杨思博 于敦山 《微电子学与计算机》 2025年第2期93-102,共10页

RISC-V指令集架构定义了支持巨页的多层页表结构,但是由于早期的RISC-V处理器核多定位于嵌入式领域,在内存管理单元(Memory Management Unit,MMU)设计上无法发挥其全部能力,比如页目录缓存和对ASID的支持。本文研究基于RISC-V指令集的... RISC-V指令集架构定义了支持巨页的多层页表结构,但是由于早期的RISC-V处理器核多定位于嵌入式领域,在内存管理单元(Memory Management Unit,MMU)设计上无法发挥其全部能力,比如页目录缓存和对ASID的支持。本文研究基于RISC-V指令集的高性能MMU设计,采用两级MMU结构:一级MMU分为指令MMU和数据MMU,其中数据MMU支持非阻塞访问,通过增加缺失状态队列,在转译后备缓冲(Translation Lookaside Buffer,TLB)重填后激活保留站中之前因TLB缺失而被挂起的指令;二级MMU采用多级转译缓存结构,通过对页目录的缓存加速TLB加载过程,并支持硬件TLB加载。针对RISC-V指令集定义的TLB无效指令,本文利用组相联cache的结构特点,将无效过程分为组无效和重填时进行路无效这两个阶段,实现了快速的全局无效和按AISD无效TLB的操作。经过验证,MMU可以在28 nm工艺下稳定运行在1.2 GHz,采用多级转移缓存保存页目录的设计使得MMU的访存请求减少了66.65%,TLB加载的平均执行周期减少了65.54%。 展开更多

关键词 页表 页目录 内存管理单元 转译后备缓冲(TLB)

在线阅读 下载PDF 职称材料

基于无MMU嵌入式系统实现应用软件硬件无关性

2

作者 杨会新 《铁路计算机应用》 2018年第3期43-46,共4页

在不具有内存管理单元(MMU)之类硬件部件支持的嵌入式系统中,软件通常是以一个整体存在于系统中,实践中,因为硬件器件或应用功能变更均会导致更换整体软件,软件的测试、验证及更换复杂且成本增加。通过对几种典型系统实现应用软件硬件... 在不具有内存管理单元(MMU)之类硬件部件支持的嵌入式系统中,软件通常是以一个整体存在于系统中,实践中,因为硬件器件或应用功能变更均会导致更换整体软件,软件的测试、验证及更换复杂且成本增加。通过对几种典型系统实现应用软件硬件无关性原理的分析,结合ARM Cortex-M系列处理器,给出在无MMU的嵌入式系统中实现应用软件具有硬件无关性的方法,该方法便于构造更灵活的嵌入式系统,降低系统升级更新的成本和难度。 展开更多

关键词 无mmu嵌入式系统 应用软件 硬件无关性

在线阅读 下载PDF 职称材料

针对深度学习中不规则内存访问的高吞吐内存管理单元

3

作者 丁峰 李曦 《高技术通讯》 CAS 北大核心 2024年第7期714-725,共12页

人工智能应用的多样化与复杂化导致了算法模型的不规则内存访问,即集中突发的访问请求与稀疏的访问地址,从而给智能应用在内存资源严格受限的移动端设备的部署带来了挑战。这种不规则的内存访问导致了现有架构中内存管理单元(MMU)的地... 人工智能应用的多样化与复杂化导致了算法模型的不规则内存访问,即集中突发的访问请求与稀疏的访问地址,从而给智能应用在内存资源严格受限的移动端设备的部署带来了挑战。这种不规则的内存访问导致了现有架构中内存管理单元(MMU)的地址转换面临低吞吐和长延迟的问题,使其成为系统访存通路的瓶颈。针对上述问题,本文提出了一种新的高吞吐MMU架构方案(HTMMU),通过多流并行,加强冗余请求的过滤,合理地分配有限的片上存储资源等手段,从而能高吞吐、低延迟地处理不规则访问的地址转换,提升系统访存效率。实验结果表明,在处理人工智能算法内突发的稀疏访存时,相较于当前主流MMU设计方案,HTMMU平均获得了2.43倍的性能提升,而平均访问延迟降低为原先的34.1%,同时将额外面积开销控制在3.0%以内。 展开更多

关键词 内存管理单元(mmu) 地址转换 不规则访存 深度学习 高吞吐

在线阅读 下载PDF 职称材料

32位RISC中存储管理单元的设计 被引量：5

4

作者 李瑛 高德远 +1 位作者 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2004年第3期365-369,共5页

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异... 多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。 展开更多

关键词 存储管理单元 块地址转换 转换后援缓冲

在线阅读 下载PDF 职称材料

“龙腾”R2微处理器存储管理单元的设计与实现 被引量：3

5

作者 屈文新 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第1期137-141,共5页

虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设... 虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。 展开更多

关键词 存储管理单元 逻辑地址 物理地址 TLB

在线阅读 下载PDF 职称材料

存储器管理部件的研究 被引量：1

6

作者 李树国 刘诗斌 +1 位作者 高德远 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2000年第3期357-359,共3页

存储器管理部件 MMU( memory managementunit)的速度直接影响微处理器的性能 ,提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件 MMU设计方法 ,论述了虚拟地址空间映射到物理地址空间逻辑关系 ,确定了 MMU是由暂存... 存储器管理部件 MMU( memory managementunit)的速度直接影响微处理器的性能 ,提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件 MMU设计方法 ,论述了虚拟地址空间映射到物理地址空间逻辑关系 ,确定了 MMU是由暂存器、加法器、段测试电路、高速缓存器 CACHE和地址锁存器 latcher组成 ,给出了 MMU的数据通路和控制通路。经 EDA工具Synopsys仿真 ,结果显示传送于数据通路上的三种类型的操作数在控制流的作用下形成物理地址的时间是 1 .6个处理器周期 ,低于微处理器的最短存储器访问周期 ( 2 ) 展开更多

关键词 存储器管理部件 mmu 运算速度 微处理器

在线阅读 下载PDF 职称材料

嵌入式RTOS安全保护机制的研究与实现 被引量：13

7

作者 王丽杰 熊光泽 罗蕾 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第5期650-653,共4页

在分析安全相关的ARINC653规范的基础上,提出了满足安全关键应用的嵌入式实时操作系统S-CRTOS体系结构,较详细阐述了该体系结构所采用的隔离和保护原理,以及所解决的区间调度、进程池和异步机制等几种关键技术。该体系结构已在多种目标... 在分析安全相关的ARINC653规范的基础上,提出了满足安全关键应用的嵌入式实时操作系统S-CRTOS体系结构,较详细阐述了该体系结构所采用的隔离和保护原理,以及所解决的区间调度、进程池和异步机制等几种关键技术。该体系结构已在多种目标板上成功实现,可用于航空电子、汽车电子等安全关键系统。 展开更多

关键词 区间 隔离和保护 内存管理单元 异步信号 嵌入式实时操作系统

在线阅读 下载PDF 职称材料

新一代微处理机存贮管理部件 被引量：1

8

作者 赵信 《微电子学与计算机》 CSCD 北大核心 1991年第10期7-11,共5页

本文简要介绍并分析了当前10种常用的32位高挡微机存贮管理部件的技术特点.

关键词 微处理机 存贮管理部件 虚拟存储

在线阅读 下载PDF 职称材料

μClinux内存管理分析

9

作者 谢新华 李端明 李树贤 《兵工自动化》 2006年第3期52-53,共2页

μClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域,代码段、数据段和栈段间无空隙,且进程私有堆被取消,所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存... μClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域,代码段、数据段和栈段间无空隙,且进程私有堆被取消,所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存储器分页管理,系统启动时把实际存储器分页,加载应用程序时再程序分页加载。 展开更多

关键词 ΜCLINUX 内存管理 内存模型 mmu

在线阅读 下载PDF 职称材料

面向嵌入式应用的内存管理单元设计 被引量：4

10

作者 刘坤杰 游海亮 +1 位作者 严晓浪 葛海通 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第7期1078-1082,1087,共6页

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级... 提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%. 展开更多

关键词 内存管理单元 转译缓存 片上系统

在线阅读 下载PDF 职称材料

64位RISC微处理器的结构设计 被引量：4

11

作者 江艳 廉殿斌 李勇 《微电子学与计算机》 CSCD 北大核心 2005年第4期72-74,77,共4页

文章介绍了一种64位RISC微处理器的结构设计。采用MIPS指令集,详细分析该处理器的各主要功能单元,五级流水线控制,并对该设计中潜在流水线冒险问题提供完整解决方案,最后通过在线仿真调试及配置FPGA验证了设计的正确性。

关键词 RISC 微处理器 存储器管理单元 五级流水线 体系结构

在线阅读 下载PDF 职称材料

共享缓存式以太网交换机缓存结构分析 被引量：6

12

作者 郑万立 涂晓东 田永刚 《电子科技大学学报》 EI CAS CSCD 北大核心 2004年第6期738-742,共5页

针对共享缓存式交换机能提供理想的吞吐量、延时性能和对于一定的丢失率共享缓存交换机需要的内存较其他交换机小的特点,结合现有的共享缓存式以太网交换机芯片,对该交换机的缓存物理结构、数据结构进行分析和总结,并提出了一种共享缓... 针对共享缓存式交换机能提供理想的吞吐量、延时性能和对于一定的丢失率共享缓存交换机需要的内存较其他交换机小的特点,结合现有的共享缓存式以太网交换机芯片,对该交换机的缓存物理结构、数据结构进行分析和总结,并提出了一种共享缓存式以太网交换机缓存结构。 展开更多

关键词 缓存管理单元 共享缓存池 分片 描述符 输出队列 分级服务

在线阅读 下载PDF 职称材料

AnC和Xlate攻击防御研究 被引量：2

13

作者 李小馨 侯锐 孟丹 《高技术通讯》 EI CAS 北大核心 2020年第5期461-470,共10页

分析了AnC和Xlate类由内存管理单元(MMU)和中央处理单元(CPU)核共享高速缓存(cache)导致的侧信道攻击,指出防御的关键在于隔离cache中的页表项和普通数据。在操作系统层面,首先基于页面属性表(PAT)不缓存(uncache)全部页表项,进一步结... 分析了AnC和Xlate类由内存管理单元(MMU)和中央处理单元(CPU)核共享高速缓存(cache)导致的侧信道攻击,指出防御的关键在于隔离cache中的页表项和普通数据。在操作系统层面,首先基于页面属性表(PAT)不缓存(uncache)全部页表项,进一步结合透明大页,将平均性能损失由82.35%降至26.95%。在芯片层面,首先在uncache全部页表项的基础上,改进了页表缓存(PTC)以缓存各级页表项,在PTC增大到256项时,平均性能损失为1.59%;然后在cache中按路分区缓存页表项和普通数据(页表项占一路),平均性能损失为6.61%;进一步探索了和各级页表项局部性相适应的混合隔离机制(高级页表项缓存在PTC中,最低级页表项缓存在分区cache中),在PTC大小为64项时,平均性能提升0.81%。 展开更多

关键词 高速缓存 内存管理单元(mmu) 侧信道攻击 地址随机化 加密算法 页面属性表(PAT) 分区

在线阅读 下载PDF 职称材料

存储器管理单元设计 被引量：1

14

作者 陈夏文 蔡敏 《微电子学与计算机》 CSCD 北大核心 2004年第9期164-166,169,共4页

文章主要介绍了一款RISC结构CPU的存储器管理单元的设计。对存储器管理单元的地址转换机制设计进行了详细的介绍。

关键词 存储器管理单元 虚拟地址 有效地址 物理地址

在线阅读 下载PDF 职称材料

GPU命令处理器的存储管理单元设计 被引量：4

15

作者 朱豪杰 韩俊刚 +1 位作者 邓军勇 吴成茂 《西安邮电学院学报》 2013年第1期78-81,共4页

针对现有图形处理器(graphic processing unit,GPU)中命令处理器对缓冲区对象命令解引用速度低、实时性差等不足,对其加以改进,即在命令处理器中添加存储管理单元,采用硬件方式实现相应存储管理算法。另外创建8个顶点数组缓冲区对象存储... 针对现有图形处理器(graphic processing unit,GPU)中命令处理器对缓冲区对象命令解引用速度低、实时性差等不足,对其加以改进,即在命令处理器中添加存储管理单元,采用硬件方式实现相应存储管理算法。另外创建8个顶点数组缓冲区对象存储区,对其分开管理,以求提高解引用速度。仿真测试结果表明,所提出的存储管理单元设计可行,能够显著地提高命令处理器的工作效率。 展开更多

关键词 图形处理器 命令处理器 存储管理单元 缓冲区对象 硬件实现

在线阅读 下载PDF 职称材料

内存管理硬件单元的设计与实现 被引量：1

16

作者 袁平 《微电子学与计算机》 CSCD 北大核心 1992年第9期28-30,34,共4页

内存管理是系统软件操作系统的重要内容,本文描述硬件芯片内存管理单元(MMU)的结构特点,详细讨论了在硬件页面表结构中Shared空间与Private空间中逻辑地址转换成物理地址的过程和方法。

关键词 内存管理 设计 操作系统

在线阅读 下载PDF 职称材料

VxWorks操作系统在S3C2440上的移植

17

作者 王军 周进 许涛 《中国航海》 CSCD 北大核心 2010年第2期19-22,共4页

论述了VxWorks操作系统在嵌入式芯片S3C2440上的移植应用。解决了移植中的几个关键问题;包括从FLASH启动,中断处理,MMU(Memory Management Unit,内存管理单元)开通,网卡驱动编写。解决这些问题的理论方面主要是认真学习数据手册;依靠S3C... 论述了VxWorks操作系统在嵌入式芯片S3C2440上的移植应用。解决了移植中的几个关键问题;包括从FLASH启动,中断处理,MMU(Memory Management Unit,内存管理单元)开通,网卡驱动编写。解决这些问题的理论方面主要是认真学习数据手册;依靠S3C2440的JTAG接口和H-JTAG这个软件的相互配合,实现了BSP代码在线调试。据此原理,解决了把VxWorks移植到S3C2440技术过程,并测试了系统的网络数据传输性能。 展开更多

关键词 船舶、舰船工程 嵌入式 VXWORKS操作系统 ARM芯片 内存管理单元 中断

在线阅读 下载PDF 职称材料

嵌入式GPU存储管理单元的设计与实现 被引量：2

18

作者 张丽果 刘雄 《西安邮电大学学报》 2018年第3期92-96,共5页

针对虚拟存储技术,设计并实现一种适用于嵌入式GPU的存储管理单元的硬件结构。采用两级页表同时匹配方式,对地址转换后援缓冲器结构进行改进,减少页切换;通过每级页表项存储检查标志位,实现存储保护;利用硬件机制处理异常,减少流水线暂... 针对虚拟存储技术,设计并实现一种适用于嵌入式GPU的存储管理单元的硬件结构。采用两级页表同时匹配方式,对地址转换后援缓冲器结构进行改进,减少页切换;通过每级页表项存储检查标志位,实现存储保护;利用硬件机制处理异常,减少流水线暂停导致的时钟周期浪费,从而实现虚拟地址到物理地址的转换。在SIMC0.18μm工艺库进行综合,并在ZC706开发板进行系统级验证,结果表明,该设计频率可达225 MHz,能够实现嵌入式GPU存储管理的要求。 展开更多

关键词 嵌入式GPU 存储管理元 转换后援缓冲器

在线阅读 下载PDF 职称材料

嵌入式操作系统中基于MIPS处理器的内存管理机制实现 被引量：3

19

作者 郭锋 王宏伟 +1 位作者 黄保垒 齐晓斌 《无线互联科技》 2020年第11期109-110,118,共3页

文章研究了无内部互锁流水级的微处理器(MIPS)的内存管理机制,实现了一种在嵌入式操作系统中基于MIPS处理器的内存管理方法,并在LS2H平台进行了测试。结果表明,内存管理的各项功能正确,可以满足系统运行的要求。

关键词 嵌入式系统 MIPS 内存管理单元

在线阅读 下载PDF 职称材料

嵌入式GPU存储管理单元的设计与实现

20

作者 杜慧敏 沈泽京 齐航空 《西安邮电大学学报》 2023年第6期21-28,共8页

针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地... 针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地址空间的映射。将存储管理单元中转换后援缓冲区设计为三级流水线结构,以提高存储管理单元的工作频率。使用改进的伪最近最少使用算法,以提高转换后援缓冲区的命中率。基于中芯国际0.13μm工艺库,使用DC(Design Compiler)工具对设计的存储管理单元进行综合,并在VU440开发板上进行系统级验证。结果表明,采用设计的存储管理单元的嵌入式GPU系统可以正常工作,所提设计的最高工作频率可达235 MHz,转换后援缓冲区的命中率有所提高。与相关设计相比,所提设计的工作频率和转换后援缓冲区的命中率较高。 展开更多

关键词 嵌入式图形处理器 存储管理单元 虚拟存储技术 转换后援缓冲区 伪最近最少使用算法

在线阅读 下载PDF 职称材料