期刊文献+
共找到24篇文章
< 1 2 >
每页显示 20 50 100
Dependence of the ^(85)Rb coherent population trapping resonance characteristic on the pressure of N_2 buffer gas 被引量:1
1
作者 屈苏平 张奕 顾思洪 《Chinese Physics B》 SCIE EI CAS CSCD 2013年第9期686-689,共4页
In order to exploit its potential applications, we experimentally study the dependence of ^85 Rb-based coherent population trapping (CPTi resonance on N2 buffer gas with 6 vapor cells filled with natural rubidium and... In order to exploit its potential applications, we experimentally study the dependence of ^85 Rb-based coherent population trapping (CPTi resonance on N2 buffer gas with 6 vapor cells filled with natural rubidium and N2. The experiments are carried out at different pressures and temperatures, and the results reveal that higher cell temperature makes the resonance more sensitive to N2 pressure. Thus, it is importmlt to choose a proper buffer gas pressure at a given cell temperature. This work provides valuable data for the application of 85Rb CPT resonance with a buffer gas of N2. 展开更多
关键词 coherent population trapping (CPT) buffer gas atomic clock
在线阅读 下载PDF
时钟缓冲器附加抖动分析
2
作者 陈文涛 邵海洲 胡劲涵 《电子与封装》 2024年第1期30-34,共5页
附加抖动是时钟缓冲器的一项关键指标。从相位噪声的角度对附加抖动计算公式进行了理论推导,证明了附加抖动计算公式的正确性。通过对时钟缓冲器的实际测试,从实测角度对附加抖动计算公式的推导进行了验证。结合附加抖动计算公式,给出... 附加抖动是时钟缓冲器的一项关键指标。从相位噪声的角度对附加抖动计算公式进行了理论推导,证明了附加抖动计算公式的正确性。通过对时钟缓冲器的实际测试,从实测角度对附加抖动计算公式的推导进行了验证。结合附加抖动计算公式,给出了时钟缓冲器附加抖动测试中的注意事项,以保证测试结果的准确性。 展开更多
关键词 附加抖动 相位噪声 时钟缓冲器
在线阅读 下载PDF
时钟延时及偏差最小化的缓冲器插入新算法 被引量:2
3
作者 曾璇 周丽丽 +2 位作者 黄晟 周电 李威 《电子学报》 EI CAS CSCD 北大核心 2001年第11期1458-1462,共5页
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源... 本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法 .基于Elmore延时模型 ,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数 .当缓冲器布局使所有缓冲器间延时函数具有相同导数值时 ,时钟延时达到最小 ;当所有源到各接收端点路径的延时函数值相等时 ,时钟偏差达到最小 .对一棵给定的时钟树 ,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器 ,通过优化缓冲器的位置实现时钟延时最小 ;通过调整缓冲器尺寸和增加缓冲器层数 ,实现时钟偏差最小 . 展开更多
关键词 偏差最小化 集成电路 缓冲器插入 算法 时钟延时 VLSI
在线阅读 下载PDF
基于BUFGMUX与DCM的FPGA时钟电路设计 被引量:6
4
作者 宋威 方穗明 《现代电子技术》 2006年第2期141-143,共3页
与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动... 与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。 展开更多
关键词 现场可编程门阵列 时钟 全局时钟选择缓冲器 电路时序
在线阅读 下载PDF
循环缓冲机制在DSP异步数据访问中的应用 被引量:1
5
作者 杨飞然 吴鸣 +1 位作者 张鹏 杨军 《电声技术》 2013年第1期76-78,共3页
目前,数字信号处理器(DSP)芯片被广泛应用于声频信号处理系统中,各种数据接口日趋复杂。在这些嵌入式程序设计中,经常需要在多个中断服务程序之间进行数据交互,然而在很多系统中这些中断的时钟源并不一致。由于时钟抖动使得这些中断的... 目前,数字信号处理器(DSP)芯片被广泛应用于声频信号处理系统中,各种数据接口日趋复杂。在这些嵌入式程序设计中,经常需要在多个中断服务程序之间进行数据交互,然而在很多系统中这些中断的时钟源并不一致。由于时钟抖动使得这些中断的相对到来时刻不是固定的,导致数据传输的不可靠性。提出通过建立循环缓冲区来协调系统中异步数据的传输。该机制通过合理地选择循环缓冲区的长度,使得数据的读操作和写操作之间具有一定的延时,从而缓解了时钟抖动导致的数据丢失或覆盖问题。实验验证了该方法的有效性和稳健性。 展开更多
关键词 数字信号处理器 中断访问 循环缓冲 时钟抖动
在线阅读 下载PDF
基于DSP+FPGA的嵌入式图像处理系统设计 被引量:10
6
作者 李佩斌 黄莹 赵誉婷 《现代电子技术》 2014年第20期95-98,共4页
为满足数据量大、算法复杂度高的应用需求,使用高性能DSP完成复杂图像算法处理,FPGA作为协处理器,完成图像采集、存储和显示等功能,构建了一种高性能的嵌入式图像处理系统。DSP和FPGA通过EMIF接口实现了高速无缝互联。采用三重缓冲读写... 为满足数据量大、算法复杂度高的应用需求,使用高性能DSP完成复杂图像算法处理,FPGA作为协处理器,完成图像采集、存储和显示等功能,构建了一种高性能的嵌入式图像处理系统。DSP和FPGA通过EMIF接口实现了高速无缝互联。采用三重缓冲读写机制解决了采集和显示的异步时钟域问题及算法处理时间不确定的问题。介绍了基于BIOS和NDK开发的C6455软件流程,展示了该系统图像处理算法运行周期的统计结果。该系统运行稳定可靠,具有较高的实用价值。 展开更多
关键词 嵌入式图像处理系统 三重缓冲 异步时钟域
在线阅读 下载PDF
新型时延可控时钟网络驱动器及其应用
7
作者 吕冬明 张培勇 +2 位作者 严晓浪 郑丹丹 何仙娥 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2008年第8期1350-1354,1414,共6页
传统的时钟偏差调整方法在应用于超深亚微米工艺时,由于流程各阶段时序一致性的降低会产生失效问题.为此,提出了一种可重构的时延可控时钟网络驱动器(DCCB)的物理设计.该设计可以通过内部结构的重新配置来改变CMOS管的连接方式、... 传统的时钟偏差调整方法在应用于超深亚微米工艺时,由于流程各阶段时序一致性的降低会产生失效问题.为此,提出了一种可重构的时延可控时钟网络驱动器(DCCB)的物理设计.该设计可以通过内部结构的重新配置来改变CMOS管的连接方式、连接级数以及各级的驱动能力,从而获得不同的传输延时.利用此特性,基于电路版图时序分析,通过重构DCCB单元进行时钟偏差调整,优化时钟周期.实验结果表明,与传统方法相比,此方法对时钟周期的缩减比例提高了10%~17%,而芯片面积及功耗保持不变. 展开更多
关键词 时延可控时钟网络驱动器 时钟树 时钟偏差调整
在线阅读 下载PDF
SAToIP的联合自适应时钟恢复机制及性能分析
8
作者 徐元欣 王洋 +1 位作者 朱帅 王传刚 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2010年第2期283-288,共6页
设计一种应用于SAToIP模式下的联合自适应时钟恢复机制.利用接收端的时间戳进行频率估计,恢复出上行时钟的信息.为了在相同的时间间隔内获得更高的精确度,进行了分频比的统计校正.针对消抖缓存区出现溢出或者"读空"的现象,在... 设计一种应用于SAToIP模式下的联合自适应时钟恢复机制.利用接收端的时间戳进行频率估计,恢复出上行时钟的信息.为了在相同的时间间隔内获得更高的精确度,进行了分频比的统计校正.针对消抖缓存区出现溢出或者"读空"的现象,在缓存区设定门限,进行占满偏移率的补偿.综合利用基于时间戳以及基于消抖缓存区的技术,克服了IP网络的随机时延抖动.仿真结果表明,经过该机制的恢复后的时钟信息优于相关标准的要求.通过对试验样机平台的测试,证实了本机制达到较好的业务性能. 展开更多
关键词 SAToIP 时钟恢复 时延抖动 消抖缓存区 时间戳
在线阅读 下载PDF
一种高效时钟树综合实现方法 被引量:6
9
作者 邓尧之 万培元 +1 位作者 刘世勋 林平分 《半导体技术》 CAS CSCD 北大核心 2012年第3期169-171,179,共4页
针对ASIC芯片设计中时钟树综合效率和时序收敛的问题,提出了一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中的高集成度、高复杂度的设计中。改进了传统时钟树综合方法,通过采用由下至上逐级分步综合的方法实现。该设计方法... 针对ASIC芯片设计中时钟树综合效率和时序收敛的问题,提出了一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中的高集成度、高复杂度的设计中。改进了传统时钟树综合方法,通过采用由下至上逐级分步综合的方法实现。该设计方法在SMIC 0.18μm eflash工艺下的一款电力线载波通信芯片中成功流片验证,结果表明分步综合能够在实现传统设计功能的前提下,在完成时序收敛时有效减少不必要的器件插入,从而减小芯片面积,降低整体功耗,有效改善绕线拥塞度。 展开更多
关键词 时序收敛 时钟树综合(CTS) 片上系统 时钟偏差 缓冲器
在线阅读 下载PDF
基于10Gbase-KR协议的PCS层弹性缓冲器设计 被引量:1
10
作者 杨钞翔 张春 +3 位作者 王自强 王志军 谢翔 姜汉钧 《微电子学与计算机》 CSCD 北大核心 2018年第3期14-18,共5页
为了实现高速数据流的跨时钟域传输,根据万兆以太网10Gbase-KR协议设计了一款性能稳定的弹性缓冲器,并对设计进行逻辑综合和门级仿真,验证了设计的正确性.该弹性缓冲器采用常半满控制方式,深度为16,数据传输速率为10Gbps,读写时钟频率为... 为了实现高速数据流的跨时钟域传输,根据万兆以太网10Gbase-KR协议设计了一款性能稳定的弹性缓冲器,并对设计进行逻辑综合和门级仿真,验证了设计的正确性.该弹性缓冲器采用常半满控制方式,深度为16,数据传输速率为10Gbps,读写时钟频率为156.25 MHz,通过检测读写地址差值变换情况来比较读写速度,并自动插入或删除IDLE字符,以此调节弹性缓冲器读写速度完成时钟频率补偿,实现了高速数据流的跨时钟域正确传输. 展开更多
关键词 弹性缓冲器 10Gbase-KR协议 跨时钟域 频率补偿
在线阅读 下载PDF
电路仿真专用芯片设计 被引量:1
11
作者 张鹏程 苏厉 +1 位作者 金德鹏 曾烈光 《光通信研究》 北大核心 2006年第5期41-44,共4页
电路仿真对于电信网向分组交换网的平稳过渡有着重要意义。文章根据相关标准提出并实现了一种电路仿真专用芯片的设计方案,并对其中主要功能模块和关键算法作出了详细说明,包括一种全数字的自适应时钟恢复方法、动态深度缓冲算法等。目... 电路仿真对于电信网向分组交换网的平稳过渡有着重要意义。文章根据相关标准提出并实现了一种电路仿真专用芯片的设计方案,并对其中主要功能模块和关键算法作出了详细说明,包括一种全数字的自适应时钟恢复方法、动态深度缓冲算法等。目前该设计已经通过了验证和在实际网络环境中的测试。 展开更多
关键词 电路仿真 时钟恢复 动态深度缓冲
在线阅读 下载PDF
一种缓存控制的自适应时钟恢复的改进算法 被引量:1
12
作者 刘秋明 江雪婧 《光通信研究》 北大核心 2011年第3期17-19,共3页
文章介绍了TDMoIP(TDM over IP)技术中的一种基于去抖动缓存区自适应时钟恢复的改进算法,该算法将原算法的按固定周期长度调整接收端时钟频率改进为变长调整周期,通过改进算法和原算法的仿真对比,可以看出改进后的算法克服了原算法中的... 文章介绍了TDMoIP(TDM over IP)技术中的一种基于去抖动缓存区自适应时钟恢复的改进算法,该算法将原算法的按固定周期长度调整接收端时钟频率改进为变长调整周期,通过改进算法和原算法的仿真对比,可以看出改进后的算法克服了原算法中的矛盾现象。最后对改进算法的性能进行分析,从理论上进一步验证了改进算法的优越性。 展开更多
关键词 TDM OVER IP 抖动缓存 时钟恢复算法
在线阅读 下载PDF
3200 Mbps DDR4 PHY的物理设计优化 被引量:3
13
作者 任小敏 苏皆磊 +1 位作者 倪哲勤 王琴 《微电子学与计算机》 北大核心 2019年第7期1-5,共5页
以一款基于TSMC 16nm FinFET工艺的HPC(High Performance Computing)芯片中DDR4PHY模块为研究对象,提出了其物理设计及优化方案,完成了DDR4PHY的布图规划和布局、时钟树综合与优化和时序收敛分析.布图规划时考虑到宏单元和IO单元的特性... 以一款基于TSMC 16nm FinFET工艺的HPC(High Performance Computing)芯片中DDR4PHY模块为研究对象,提出了其物理设计及优化方案,完成了DDR4PHY的布图规划和布局、时钟树综合与优化和时序收敛分析.布图规划时考虑到宏单元和IO单元的特性再结合面积和时序等性能的优化确定了DDR4PHY的布局形状.时钟树综合时,对比分析了传统的时钟树综合CTS和优化设计过的多源时钟树综合MSCTS,设计了针对DDR4PHY模块特点的大型多位缓冲器M2M8,其驱动距离可以达到1200μm.仿真实验结果表明,优化后的时钟树结构级数从65级降到19级,时钟最大延迟最多降低了48.37%,时钟偏差减少了52.33%,功耗降低了17.24%,DDR4PHY的各项性能优化结果显著,达到实验目的. 展开更多
关键词 DDR4PHY 时钟树综合 多源时钟树结构 多位缓冲器
在线阅读 下载PDF
面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计 被引量:4
14
作者 朱智宇 郭凯乐 +3 位作者 武宇轩 刘涛 吴苗苗 陆德超 《空军工程大学学报(自然科学版)》 CSCD 北大核心 2022年第2期77-82,共6页
为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路(CDR)。通过采用压控振荡器(VCO)型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低... 为了解决光模块中高功耗芯片恶化激光调制器性能,以及解决收发端时钟基准偏差导致误码率高的问题,设计了一款低功耗高抖动容限的时钟数据恢复电路(CDR)。通过采用压控振荡器(VCO)型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术,降低了CDR芯片的功耗;通过在CDR积分通路中引入零点补偿电阻,提高了CDR的抖动容限。该CDR采用CMOS 65nm工艺设计和1.1V电源供电,后端仿真结果表明:当CDR电路工作在28Gbps时,功耗是2.18pJ/bit,能容忍的固定频差是5 000ppm,恢复时钟的抖动峰峰值是5.6ps,抖动容限达到了设计指标,且满足CIE-25/28G协议规范。 展开更多
关键词 高速串行接口 时钟数据恢复电路 压控振荡器 窄带缓冲器
在线阅读 下载PDF
基于Encounter的低功耗时钟树综合研究
15
作者 冯万鹏 王鸥 +1 位作者 纪应军 宋志鹏 《电子科技》 2015年第3期132-135,共4页
以基于Cadence CCOPT引擎设计时钟树为例,介绍了以降低时钟树功耗为主要目的,使用门控技术,以及选择合适缓冲器、反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,使用门控技术和选用不... 以基于Cadence CCOPT引擎设计时钟树为例,介绍了以降低时钟树功耗为主要目的,使用门控技术,以及选择合适缓冲器、反相器构建时钟树的方法。通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,使用门控技术和选用不同缓冲器、反向器对整个时钟树的功耗及性能影响进行分析。实验结构表明,对使用门控技术芯片的功耗在不同的操作条件下,整个时钟树上的功耗节省约50%;适合使用缓冲器和方向器构建时钟树。同时,在使用达到相同驱动的能力缓冲器和反相器情况下,使用缓冲器的时钟树较使用反相器的时钟树节省30%。 展开更多
关键词 时钟树 功耗 缓冲器 反相器
在线阅读 下载PDF
一种适用于网络自同步的时钟控制方法 被引量:1
16
作者 印晓红 饶义琼 罗明阳 《现代电子技术》 2013年第18期80-83,共4页
时钟同步是网络通信系统中保证数据正确和有效传输的前提,广泛应用于传统电话网络、IP网络、光网络和无线传输网络等。针对目前网络时钟同步控制的复杂性,在分析网络结构、时钟控制和弹性缓冲区原理的基础上,提出一种基于FPGA、CPU和DD... 时钟同步是网络通信系统中保证数据正确和有效传输的前提,广泛应用于传统电话网络、IP网络、光网络和无线传输网络等。针对目前网络时钟同步控制的复杂性,在分析网络结构、时钟控制和弹性缓冲区原理的基础上,提出一种基于FPGA、CPU和DDS技术的网络自同步时钟控制方法。通过软硬件相结合的处理方式,以最小开销实现网络时钟快速同步。然后对其原理进行了分析,给出实现的硬件框图、FPGA信号流程和CPU设计流程,并在设备和网络中进行了验证,验证结果表明该方法是正确、可行和有效的。 展开更多
关键词 时钟同步 弹性缓冲 FPGA DDS
在线阅读 下载PDF
双变权缓冲GM(1,1)模型在GPS卫星钟差预报中的应用 被引量:2
17
作者 吴定邦 《东华理工大学学报(自然科学版)》 CAS 2017年第2期179-184,共6页
GPS卫星钟差预报时,传统GM(1,1)模型对存在跳变和扰动因素的卫星钟差数据预报效果较差,为了提高模型的预报精度,提出应用缓冲算子改善原始数据的光滑度,而现实中传统的缓冲算子大都是固定不变的,作用强度不可调,适用性较差。针对这些问... GPS卫星钟差预报时,传统GM(1,1)模型对存在跳变和扰动因素的卫星钟差数据预报效果较差,为了提高模型的预报精度,提出应用缓冲算子改善原始数据的光滑度,而现实中传统的缓冲算子大都是固定不变的,作用强度不可调,适用性较差。针对这些问题,引入变权缓冲算子结合加权背景值,通过搜索寻优算法以拟合值和实际值的误差平方和最小为目标,选择最优变权缓冲系数和背景权值,从而构建双变权缓冲GM(1,1)模型。通过理论分析和算例结果表明,对不同类型GPS卫星钟,优化的模型相比传统GM(1,1)模型的预报精度改善效果不同,其中对铯钟提高不明显,对铷钟均有所提高。 展开更多
关键词 卫星钟差预报 变权缓冲算子 加权背景值 双变权缓冲GM(1 1)模型
在线阅读 下载PDF
基于VxWorks的嵌入式二次雷达航迹记录仪设计
18
作者 韩林 《电讯技术》 北大核心 2012年第4期581-585,共5页
为实现对二次雷达航迹数据的实时记录以及事后的回放分析,设计并研制了基于VxWorks实时系统的嵌入式记录仪,采用自定义缓冲队列的数据传输机制,充分考虑了任务之间的同步及互斥,并利用PC104板卡的硬件辅助时钟进行系统设计。实践证明,... 为实现对二次雷达航迹数据的实时记录以及事后的回放分析,设计并研制了基于VxWorks实时系统的嵌入式记录仪,采用自定义缓冲队列的数据传输机制,充分考虑了任务之间的同步及互斥,并利用PC104板卡的硬件辅助时钟进行系统设计。实践证明,在航迹数据均值速率3.84 kbyte/s(96批/秒)(峰值速率为20.48 kbyte/s即512批/秒)的情况下,能达到正常实况回放的效果。 展开更多
关键词 二次雷达 航迹数据 记录仪 VXWORKS嵌入式系统 缓冲队列 辅助时钟 任务互斥
在线阅读 下载PDF
低功耗时钟树的结构分析和缓冲器优化 被引量:2
19
作者 戈喆 付娟 +3 位作者 王沛东 任力争 王志鸿 王丽英 《中国集成电路》 2018年第12期44-48,共5页
低功耗芯片设计的关键之一是低功耗时钟树设计。本文首先讲解了"时钟树消耗"概念作为评估低功耗时钟树水平的指标,然后提出了三种低功耗时钟树结构分析方法,分别是:基于子时钟树的"平衡缓冲器消耗"检查,时钟再汇聚... 低功耗芯片设计的关键之一是低功耗时钟树设计。本文首先讲解了"时钟树消耗"概念作为评估低功耗时钟树水平的指标,然后提出了三种低功耗时钟树结构分析方法,分别是:基于子时钟树的"平衡缓冲器消耗"检查,时钟再汇聚路径检查和时钟单元连接检查。通过这些方法,可以找到时钟树中的低效结构,改进时钟树功耗。最后,文章介绍了一种时钟树的直接优化方法,通过查找和删除冗余时钟缓冲器,改善时钟树效率、降低时钟树消耗。 展开更多
关键词 低功耗 时钟树 时钟树结构分析 时钟缓冲器优化
在线阅读 下载PDF
基于异构多核平台的数据传输方法研究与实现 被引量:1
20
作者 谭磊 李益 付建国 《科学技术创新》 2021年第1期61-63,共3页
随着需求的不断提高,变流器控制平台中,越来越多的使用到了异构多核芯片处理架构,复杂的数据链路不可避免的给数据传输带来难度。本文根据其控制芯片多、数据交互量大、实时性要求高、数据链路长的特点,提出了一套稳定可靠的高速数据传... 随着需求的不断提高,变流器控制平台中,越来越多的使用到了异构多核芯片处理架构,复杂的数据链路不可避免的给数据传输带来难度。本文根据其控制芯片多、数据交互量大、实时性要求高、数据链路长的特点,提出了一套稳定可靠的高速数据传输方法,解决异构多核平台跨时钟域数据传输过程中的丢包和重包问题。 展开更多
关键词 异构多核 跨时钟域 乒乓操作 FIFO缓冲 数据传输
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部