期刊文献+

芯片级原子钟的气密性能分析 被引量:3

Hermeticity Simulation of Chip-Scale Atomic Clock
在线阅读 下载PDF
导出
摘要 基于相干布居囚禁(CPT)原理芯片级原子钟(CSAC)原子腔体积小、采用微电子机械系统硅-玻璃键合工艺制造,其气密性是决定CSAC寿命的关键因素。本文提出了"多层缓冲原子腔"方案大幅度提高原子腔的气密性能,从而提高CPT CSAC的稳定性和寿命。建立了一个"毛细管等效气流模型"模拟多层缓冲原子腔的泄漏以分析原子腔的气密性能,应用Matlab仿真对比了单层密封、多层密封、添加保护腔等不同方式下气密性能的改善幅度。仿真结果验证了"多层缓冲原子腔"在提高CPT CSAC物理系统气密性能方面的可行性和有效性,为原子腔的设计提供指导。 A novel technique was developed to construct the vapor-cell by silicon-glass bonding of micro-electro-mechanical system(MEMS) technologies for the chip-scale atomic clock(CSAC) fabricated in coherent population trapping(CPT) scheme.The newly-developed technique highlights the "multi-stage structured buffer cells″,which significantly improve the hermeticity of the vapor-cell and enhance the stability and lifetime of the CPT CSAC.The leakage mechanism of the multi-stage buffer cells was simulated with software package Matlab based on an Equivalent Capillary Flow model.Besides,the hermeticity of different vapor-cells,including the single cell,and multi-stage cells with or without a buffer cavity was also simulated.The simulated results show that the multi-stage buffer cell considerably improves the hermeticity of the CPT CSAC.
出处 《真空科学与技术学报》 EI CAS CSCD 北大核心 2012年第2期132-139,共8页 Chinese Journal of Vacuum Science and Technology
基金 中国科学院知识创新工程重要方向性项目资助
关键词 芯片级原子钟 多层缓冲原子腔 气密性 毛细管等效气流模型 MATLAB仿真 Chip-scale atomic clock Multi-stage buffer cells Hermeticity Equivalent capillary flow model Matlab simulation
作者简介 联系人:吴亚明,Tel:(021)62511070-5474,E-mail:yamingwu@mail.sim.ac.cn
  • 相关文献

参考文献4

二级参考文献38

共引文献30

同被引文献42

引证文献3

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部