期刊文献+
共找到166篇文章
< 1 2 9 >
每页显示 20 50 100
适用于APD阵列的TDC电路研究进展
1
作者 余越 王静 喻松林 《激光与红外》 北大核心 2025年第4期491-500,共10页
基于APD阵列的探测系统非常适合超高灵敏度、超高速探测,在主被动成像、激光雷达、医学检测、波前探测、光纤通信等领域应用广泛,时间数字转换器(Timeto Digital Converter,TDC)是其中的核心电路,完成对光子飞行时间(Time of Flight,ToF... 基于APD阵列的探测系统非常适合超高灵敏度、超高速探测,在主被动成像、激光雷达、医学检测、波前探测、光纤通信等领域应用广泛,时间数字转换器(Timeto Digital Converter,TDC)是其中的核心电路,完成对光子飞行时间(Time of Flight,ToF)的高精度量化,对TDC电路的研究具有非常重要的军事和民用价值。本文首先介绍了TDC电路的原理与最简单的直接计数型结构,然后按三种典型结构分别综述了国内外适用于APD阵列的TDC电路的发展历程和最新成果,其中主要介绍了相位插值型TDC,最后比较了三种典型结构的特点,并总结了未来研究趋势。 展开更多
关键词 雪崩光电二极管 时间数字转换器 光子飞行时间 距离探测
在线阅读 下载PDF
一种FPGA⁃TDC防气泡误差编码器设计
2
作者 陆江镕 李文昌 +2 位作者 刘剑 张天一 王彦虎 《半导体技术》 CAS 北大核心 2024年第5期471-475,482,共6页
在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码... 在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。 展开更多
关键词 时间数字转换器(tdc) 现场可编程门阵列(FPGA) 气泡误差 编码器 抽头延迟链(TDL)
在线阅读 下载PDF
一种应用于TDC的低抖动延迟锁相环电路设计 被引量:6
3
作者 吴金 张有志 +2 位作者 赵荣琦 李超 郑丽霞 《电子学报》 EI CAS CSCD 北大核心 2017年第2期452-458,共7页
本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS... 本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求. 展开更多
关键词 延迟锁相环 时间数字转换器 静态相位误差 宽动态范围 时钟抖动
在线阅读 下载PDF
基于FPGA进位链TDC延时模型的建立与性能测试 被引量:7
4
作者 康晓文 刘亚强 +2 位作者 崔均健 杨章灿 金永杰 《核电子学与探测技术》 CAS CSCD 北大核心 2011年第3期267-273,共7页
引入飞行时间信息,可以提高正电子断层显像仪(Positron Emission Tomography,PET)系统的性能。电子学时间数字转换(TDC,Time-to-Digital Convertor)设计是其中一项关键技术。论文针对进位链(Carry Chain)TDC设计,建立了TDC的延时模型,... 引入飞行时间信息,可以提高正电子断层显像仪(Positron Emission Tomography,PET)系统的性能。电子学时间数字转换(TDC,Time-to-Digital Convertor)设计是其中一项关键技术。论文针对进位链(Carry Chain)TDC设计,建立了TDC的延时模型,推导了进位链TDC的延时公式。基于模型,通过调整关键信号的参数,比较了调整前后的TDC性能,在EP2C20Q240C8N芯片上实现和提升了进位链TDC的性能,最小测量间隔为69ps,测量误差小于2LSB,能够满足TOF测量时间精度的要求,并验证了模型公式的正确性。对TDC的测试方法选用高精度同轴电缆进行间接测量,解决了在缺乏ps级高精度测试设备情况下的时间精度测试问题。 展开更多
关键词 可编程逻辑器件 时间测量 飞行时间
在线阅读 下载PDF
基于TDC的无死区频率测量技术研究 被引量:3
5
作者 刘涛 陈国超 +3 位作者 陈法喜 赵侃 董瑞芳 张首刚 《电子与信息学报》 EI CSCD 北大核心 2021年第9期2518-2525,共8页
在精密时频测控领域中,高分辨率、无死区的时间间隔和频率测量非常关键,而时间数字转换器(Time to Digital Converter,TDC)是时间频率测量的常用手段。该文研制了基于ACAM公司生产的时间数字转换芯片TDC-GP21和Altera公司FPGA芯片EP4CE6... 在精密时频测控领域中,高分辨率、无死区的时间间隔和频率测量非常关键,而时间数字转换器(Time to Digital Converter,TDC)是时间频率测量的常用手段。该文研制了基于ACAM公司生产的时间数字转换芯片TDC-GP21和Altera公司FPGA芯片EP4CE6E22C8N的时间频率测量设备,实现了高分辨率的时间间隔测量,测量分辨率达到13ps。同时采用时间间隔测量模块两两组合的方式实现了无死区频率测量,创新性地采用每组3个TDC芯片,共4组搭建了时间频率测量系统,并对组内3个TDC芯片测量结果采用平均值滤波法,使频率测量稳定度达到1.1 ×10^(-11)@1 s,5.6 × 10^(-15)@10000 s,与商用K+K FXE频率计数器指标相当。本设备具有体积小、无需校准、成本低等优点,能够广泛应用到高精度时间间隔和精密频率测量领域中。 展开更多
关键词 频率测量 时间间隔测量 时间数字转换器(tdc) 高精度 无死区
在线阅读 下载PDF
基于TDC的激光测距传感器飞行时间测量研究 被引量:27
6
作者 张黎明 张毅 赵欣 《传感器与微系统》 CSCD 北大核心 2011年第12期71-74,共4页
激光测距传感器是通过测量传感器与目标之间激光脉冲往返飞行时间来获取待测距离值的,因此激光飞行时间的测量精度是衡量传感器性能的根本指标。采用一种专用的时间数字转换芯片TDC—GP2设计了高精度时间间隔测量模块,介绍了TDC—GP2的... 激光测距传感器是通过测量传感器与目标之间激光脉冲往返飞行时间来获取待测距离值的,因此激光飞行时间的测量精度是衡量传感器性能的根本指标。采用一种专用的时间数字转换芯片TDC—GP2设计了高精度时间间隔测量模块,介绍了TDC—GP2的测时原理,给出了软硬件的实现方法。实验结果表明:该模块测量频率快,单脉冲测量精度可达100 ps以内,线性度良好,可满足不同应用中的测速和精度要求。 展开更多
关键词 脉冲激光测距 时间间隔测量 时间数字转换
在线阅读 下载PDF
基于TDC的GPS驯服恒温晶振系统设计 被引量:7
7
作者 陆加海 张同双 +2 位作者 陶小红 陈浩谦 李春海 《电讯技术》 北大核心 2011年第12期113-116,共4页
为满足测控系统对高精度时间频率的要求,设计了一种基于时间数字转换器(TDC)的驯服恒温晶振系统。使用GPS对恒温晶振进行实时校准,获得了高精度的频率信号。通过TDC测量时差数据计算得到恒温晶振的频率准确度,其时差测量精度达到250 ps... 为满足测控系统对高精度时间频率的要求,设计了一种基于时间数字转换器(TDC)的驯服恒温晶振系统。使用GPS对恒温晶振进行实时校准,获得了高精度的频率信号。通过TDC测量时差数据计算得到恒温晶振的频率准确度,其时差测量精度达到250 ps。采用优化的递推平均滤波算法对时差数据进行滤波处理,消除了GPS秒信号抖动引入的干扰,缩短了频率驯服时间,频率驯服精度优于3×10-11。 展开更多
关键词 测控系统 时间频率系统 时间同步 时间数字转换器 GPS驯服 恒温晶振
在线阅读 下载PDF
基于TDC的时间数字转换模块研制 被引量:1
8
作者 李良辉 千奕 +4 位作者 孔洁 杨振雷 王晓辉 杨海波 苏弘 《核电子学与探测技术》 CAS 北大核心 2015年第12期1263-1266,共4页
介绍了用于MWDC前端电子学读出信号测量的时间数字读出模块的研制。该模块基于FPGA强大的逻辑控制功能与数据处理能力,采用高精度、小封装、低功耗、低成本的专用时间数字转换芯片实现设计。测试结果表明该模块时间分辨好于55 ps,积分... 介绍了用于MWDC前端电子学读出信号测量的时间数字读出模块的研制。该模块基于FPGA强大的逻辑控制功能与数据处理能力,采用高精度、小封装、低功耗、低成本的专用时间数字转换芯片实现设计。测试结果表明该模块时间分辨好于55 ps,积分非线性好于1 LSB,微分非线性好于0.01%,能够满足应用需求。 展开更多
关键词 tdc-GP21 时间数字转换 模块 现场可编程门阵列
在线阅读 下载PDF
一种结合高精度TDC的快速全数字锁相环 被引量:7
9
作者 姚亚峰 孙金傲 +1 位作者 霍兴华 刘建 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2017年第8期131-136,共6页
针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号... 针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点. 展开更多
关键词 全数字锁相环 时间数字转换器 相调电路 可编程逻辑门阵列
在线阅读 下载PDF
FPGA进位链实现TDC的若干关键技术问题 被引量:9
10
作者 刘音华 刘正阳 +1 位作者 刘琼瑶 李孝辉 《电子测量技术》 2018年第14期122-127,共6页
FPGA实现高精度时间数字转换器(TDC)的关键点是底层硬件资源中具有数量大、延时小且稳定的延迟单元。FPGA中的加法进位链因其特殊的结构满足实现TDC的基本要求,但也存在一些关键技术问题需要解决,主要包括连续进位链的实现和固化、进... FPGA实现高精度时间数字转换器(TDC)的关键点是底层硬件资源中具有数量大、延时小且稳定的延迟单元。FPGA中的加法进位链因其特殊的结构满足实现TDC的基本要求,但也存在一些关键技术问题需要解决,主要包括连续进位链的实现和固化、进位链的在线校准、系统偏差校准等。针对上述关键问题,逐一进行研究,提出切实可行的解决方法,在Altera Cyclone IV和Arria V系列FPGA器件上分别进行实测验证。验证结果表明,所提方法在目前Altera的主流器件上具有一定的通用性,能够有效解决进位链实现TDC的上述关键问题,实现了量程为1s的优于83ps测量精度的时间间隔测量系统。 展开更多
关键词 时间数字转换器(tdc) 细测量 FPGA 进位链 校准
在线阅读 下载PDF
一种结合高分辨率TDC的快速全数字锁相环设计 被引量:4
11
作者 侯强 揭灿 +1 位作者 姚亚峰 钟梁 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2018年第11期83-88,共6页
针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用... 针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用抽头延迟线法和双通道差分延迟线法提高量化精度,采用对称式层次型结构实现对负时间间隔的量化,设计的相调电路将量化的脉冲信号还原为时间长度信号,通过状态机对反馈信号的相位提前或延迟,实现对参考信号的快速锁定,在环路锁定后使用下降沿检测电路适时关闭鉴频鉴相器和时间数字转换器,降低整体电路的功耗.在Xilinx KC705开发平台上进行仿真与验证,并在Xpower软件上与传统的基于游标尺链型的全数字锁相环进行功耗对比分析.结果表明,此全数字锁相环的量化误差控制在0.2 ns之内,反馈信号可在3个参考信号时钟周期内快速锁定参考信号,整体电路功耗相比传统的基于游标尺链型的全数字锁相环降低约18.1%.本文提出的全数字锁相环具有实时性强、锁定速度快、量化精度高、功耗低等优势,更适用于高速、低功耗的现代数字通信系统. 展开更多
关键词 全数字锁相环 时间数字转换器 数控振荡器 抽头延迟线法 双通道差分延迟线法
在线阅读 下载PDF
基于TDC技术的光纤延迟时间测试与实现 被引量:1
12
作者 黄涌 李云燕 李流超 《光通信技术》 北大核心 2015年第3期27-29,共3页
提出了一种基于时间数字转换(TDC)技术的光纤延迟线延迟时间测试方法,介绍了以TDC-GPX芯片为核心,通过对两路脉冲激光的高速差分检测的光纤延迟测试系统,并对各个功能模块和测试流程进行了说明,为光纤延迟线延迟时间的快速、准确测量提... 提出了一种基于时间数字转换(TDC)技术的光纤延迟线延迟时间测试方法,介绍了以TDC-GPX芯片为核心,通过对两路脉冲激光的高速差分检测的光纤延迟测试系统,并对各个功能模块和测试流程进行了说明,为光纤延迟线延迟时间的快速、准确测量提供一种解决方案。 展开更多
关键词 光纤延迟线 时间数字转换 差分检测 tdc-GPX
在线阅读 下载PDF
一种时间交织高速ADC的频谱校正方法
13
作者 居易 丁兆贵 +2 位作者 李林 陈文静 张秋实 《现代雷达》 北大核心 2025年第9期72-77,共6页
时间交织架构是高速模数转换器(ADC)的主流架构,而子ADC之间幅频特性的不一致性以及采样时间失配会引入频域杂散,从而严重影响ADC性能。针对该问题,文中提出了一种频谱校正方法,利用标准信号源产生高速ADC工作频段内校正频率序列的所有... 时间交织架构是高速模数转换器(ADC)的主流架构,而子ADC之间幅频特性的不一致性以及采样时间失配会引入频域杂散,从而严重影响ADC性能。针对该问题,文中提出了一种频谱校正方法,利用标准信号源产生高速ADC工作频段内校正频率序列的所有信号并注入至高速ADC,计算所有信号各个子ADC的频谱,得到校正频率序列所有信号对应的各个子ADC各频谱的校正系数,再取均值后得到最终的校正系数。工作时,各个子ADC数据先进行频谱计算,随后使用校正系数进行频谱校正,结合所有子ADC校正后的频谱继续进行运算,最终可以得到时间交织架构ADC频谱。校正系数的使用融入到频谱分析中,校正后采样数据可经傅里叶逆变换得到。仿真验证表明,该方法对于单点频信号、同时多信号以及宽带信号,均取得了明显的校正效果。 展开更多
关键词 模数转换器 时间交织 子模数转换器 频谱 校正
在线阅读 下载PDF
新型两步式高精度TDC的设计 被引量:8
14
作者 庞高远 孟煦 +3 位作者 郭围围 尹勇生 邓红辉 陈红梅 《电子测量与仪器学报》 CSCD 北大核心 2021年第7期115-122,共8页
时间数字转换器(TDC)是一种常用的时间间隔测量电路,广泛用于飞行时间(ToF)测量,频率测量等领域。针对传统TDC分辨率与测量范围相互制约的问题,基于SMIC 55 nm CMOS工艺提出了一种兼顾分辨率与测量范围的两步式TDC结构。该TDC第1级使用... 时间数字转换器(TDC)是一种常用的时间间隔测量电路,广泛用于飞行时间(ToF)测量,频率测量等领域。针对传统TDC分辨率与测量范围相互制约的问题,基于SMIC 55 nm CMOS工艺提出了一种兼顾分辨率与测量范围的两步式TDC结构。该TDC第1级使用环形结构进行粗量化,以扩大测量范围;第2级利用延迟锁相环(DLL)结构精确控制压控延迟单元的延迟,以产生代表分辨率的延迟差,进而实现细量化,提高了分辨率。其中,设计了一种简便的时间余量求取算法,将第1级的粗量化误差准确传递到第2级。同时特别设计了第一级延迟单元的结构,以消除传统环形TDC中多路选择器(MUX)在信号循环过程中造成的延迟失配。仿真结果表明,该TDC的分辨率为4.8 ps,测量范围达到1.26μs,微分非线性(DNL)小于0.6 LSB,积分非线性(INL)小于1.8 LSB。 展开更多
关键词 时间数字转换器 两步式 分辨率 测量范围 余量求取
在线阅读 下载PDF
一种基于TDC的相对频差测量方法 被引量:5
15
作者 杜念通 周斌 《传感器与微系统》 CSCD 2016年第2期140-142,146,共4页
提出了一种基于时间/数字转换器(TDC)的频率差测量方法。该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差。测量系统与非线性标定模块均在现场可编程门阵列(FPGA)中实现。为了对频率差检测精度进行评估,使用振荡器作为仿真输入... 提出了一种基于时间/数字转换器(TDC)的频率差测量方法。该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差。测量系统与非线性标定模块均在现场可编程门阵列(FPGA)中实现。为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验。结果显示:所提出的测量方法对Δf/f的测量噪声可以达到1×10-8/Hz。在实验结果的基础上,对测量噪声的来源进行了分析。 展开更多
关键词 时间/数字转换器 频率差 频率差测量 现场可编程门阵列
在线阅读 下载PDF
基于TDC的L_(CR)波切向应力检测方法的研究
16
作者 戴仙金 丁杰雄 李凌轩 《机械强度》 CAS CSCD 北大核心 2010年第1期144-147,共4页
基于固体中声速与应力的关系以及临界折射纵波(critically refracted longitudinal wave,LCR)的产生机理,提出一种利用LCR波从表面检测物体内部切向应力的实施方法,并对测量系统的硬件结构和工作原理进行详细阐述。针对应力改变导致的LC... 基于固体中声速与应力的关系以及临界折射纵波(critically refracted longitudinal wave,LCR)的产生机理,提出一种利用LCR波从表面检测物体内部切向应力的实施方法,并对测量系统的硬件结构和工作原理进行详细阐述。针对应力改变导致的LCR波传播时间的微量变化,系统采用基于逻辑门绝对传输时间原理工作的"时间—数字转换器"(time to digi-tal converter,TDC)来满足高精度的时间间隔测量要求。在测量过程中采用"单端发射—双端接收"的布局模式进一步降低测量误差,以提高应力检测的精度。 展开更多
关键词 LCR波 切向应力 时间间隔测量 时间-数字转换器(tdc)
在线阅读 下载PDF
结合高分辨率TDC的单光子探测系统设计 被引量:2
17
作者 杜永超 谢生 +2 位作者 毛陆虹 闵闯 王敏 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2020年第12期42-48,共7页
针对时间数字转换器(time-to-digital converter,TDC)的时间分辨率和测量误差相互制约,单光子探测系统工作频率低、测量死时间长等问题,设计了一款用于荧光寿命成像的高速单光子探测系统.该系统集成了一个6×6单光子雪崩二极管(sing... 针对时间数字转换器(time-to-digital converter,TDC)的时间分辨率和测量误差相互制约,单光子探测系统工作频率低、测量死时间长等问题,设计了一款用于荧光寿命成像的高速单光子探测系统.该系统集成了一个6×6单光子雪崩二极管(single photon avalanche diode,SPAD)阵列和一个两级结构的TDC.其中,SPAD之间相互并联以增大感光面积;淬灭电路自动控制两条放电支路,减小测量死时间的同时降低了后脉冲效应;TDC采用两级结构同时实现了高分辨率和大动态范围,其中第2级TDC采用三通道游标结构有效降低了测量误差;存储器将时间测量结果暂存在对应的地址中,测量结束后由串口电路按地址顺序读出到上位机中处理.该系统基于TSMC 0.18μm CMOS工艺仿真验证,芯片整体面积为2800μm×1800μm.仿真结果表明:SPAD的击穿电压约为11.3 V,雪崩电流约为10-3 A,淬灭电路的死时间约为40 ns;TDC的时间分辨率为30 ps,动态范围为241 ns;整个系统在526 MHz时钟频率下对两个荧光信号进行检测,测量误差均小于10 ps. 展开更多
关键词 单光子探测 时间数字转换器 三通道游标结构 单光子雪崩二极管 淬灭电路
在线阅读 下载PDF
电子能量损失符合谱仪的多路TDC系统
18
作者 张驰 杨涛 虞孝麒 《核电子学与探测技术》 CAS CSCD 北大核心 2004年第6期765-767,764,共4页
介绍了用于原子分子实验的电子能量损失符合谱仪中的多路TDC系统。按照谱仪的飞行时间质谱仪的需要,设计了一起多停式的多路TDC。该系统已在原子分子实验室的电子能量损失符合谱仪上调试成功。
关键词 电子能量损失符合谱仪 一起多停 tdc 时间记录 数字编码
在线阅读 下载PDF
基于SMIC 180nm工艺的内插延时链型TDC芯片
19
作者 汪炯 马毅超 +2 位作者 蒋俊国 庄建 滕海云 《半导体技术》 北大核心 2023年第12期1108-1114,共7页
在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计... 在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计数”和“细计数”相结合的链状结构,通过内插延时链法来提高测量分辨率,并结合时钟计数器以实现较大的动态测量范围。为了阻止亚稳态的传递,使用两级反相器作为基本延时单元,另外通过异步先进先出(FIFO)缓冲器实现数据在不同时钟域之间的安全传递。实验测试结果表明,该TDC芯片的时间分辨率可达到56.3 ps,动态测量范围为0~262μs,能够满足核共振散射实验的高精度时间测量要求。 展开更多
关键词 高能同步辐射光源(HEPS) 内插延时链 时间数字转换器(tdc) 高分辨率 180nm工艺
在线阅读 下载PDF
基于STR的两级差分的高精度低功耗TDC 被引量:1
20
作者 汪玉传 梁华国 +1 位作者 鲁迎春 肖远 《电子测量与仪器学报》 CSCD 北大核心 2023年第6期136-146,共11页
随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延... 随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台,提出了一种以游标自定时环(vernier self timing ring,VSTR)代替直接计数法的粗测结构,和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合,设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。 展开更多
关键词 差分延迟链 游标自定时环(STR) FPGA 边沿检测 时间数字转换器(tdc)
在线阅读 下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部