期刊文献+
共找到154篇文章
< 1 2 8 >
每页显示 20 50 100
Reduction of signal reflection along through silicon via channel in high-speed three-dimensional integration circuit 被引量:1
1
作者 刘晓贤 朱樟明 +2 位作者 杨银堂 王凤娟 丁瑞雪 《Chinese Physics B》 SCIE EI CAS CSCD 2014年第3期583-590,共8页
The through silicon via (TSV) technology has proven to be the critical enabler to realize a three-dimensional (3D) gigscale system with higher performance but shorter interconnect length. However, the received dig... The through silicon via (TSV) technology has proven to be the critical enabler to realize a three-dimensional (3D) gigscale system with higher performance but shorter interconnect length. However, the received digital signal after trans- mission through a TSV channel, composed of redistribution layers (RDLs), TSVs, and bumps, is degraded at a high data-rate due to the non-idealities of the channel. We propose the Chebyshev multisection transformers to reduce the signal reflec- tion of TSV channel when operating frequency goes up to 20 GHz, by which signal reflection coefficient ($11) and signal transmission coefficient ($21) are improved remarkably by 150% and 73.3%, respectively. Both the time delay and power dissipation are also reduced by 4% and 13.3%, respectively. The resistance-inductance-conductance-capacitance (RLGC) elements of the TSV channel are iterated from scattering (S)-parameters, and the proposed method of weakening the signal reflection is verified using high frequency simulator structure (HFSS) simulation software by Ansoft. 展开更多
关键词 three-dimensional integrated circuit through silicon via channel signal reflection S-PARAMETERS
在线阅读 下载PDF
An analytical model of thermal mechanical stress induced by through silicon via
2
作者 董刚 石涛 +1 位作者 赵颖博 杨银堂 《Chinese Physics B》 SCIE EI CAS CSCD 2015年第5期444-450,共7页
We present an accurate through silicon via (TSV) thermal mechanical stress analytical model which is verified by using finite element method (FEM). The results show only a very small error. By using the proposed a... We present an accurate through silicon via (TSV) thermal mechanical stress analytical model which is verified by using finite element method (FEM). The results show only a very small error. By using the proposed analytical model, we also study the impacts of the TSV radius size, the thickness, the material of Cu diffusion barrier, and liner on the stress. It is found that the liner can absorb the stress effectively induced by coefficient of thermal expansion mismatch. The stress decreases with the increase of liner thickness. Benzocyclobutene (BCB) as a liner material is better than SiO2. However, the Cu diffusion barrier has little effect on the stress. The stress with a smaller TSV has a smaller value. Based on the analytical model, we explore and validate the linear superposition principle of stress tensors and demonstrate the accuracy of this method against detailed FEM simulations. The analytic solutions of stress of two TSVs and three TSVs have high precision against the finite element result. 展开更多
关键词 through silicon via finite element method (FEM) thermal mechanical stress
在线阅读 下载PDF
Through-silicon-via crosstalk model and optimization design for three-dimensional integrated circuits 被引量:3
3
作者 钱利波 朱樟明 +2 位作者 夏银水 丁瑞雪 杨银堂 《Chinese Physics B》 SCIE EI CAS CSCD 2014年第3期591-596,共6页
Through-silicon-via (TSV) to TSV crosstalk noise is one of the key factors affecting the signal integrity of three- dimensional integrated circuits (3D ICs). Based on the frequency dependent equivalent electrical ... Through-silicon-via (TSV) to TSV crosstalk noise is one of the key factors affecting the signal integrity of three- dimensional integrated circuits (3D ICs). Based on the frequency dependent equivalent electrical parameters for the TSV channel, an analytical crosstalk noise model is established to capture the TSV induced crosstalk noise. The impact of various design parameters including insulation dielectric, via pitch, via height, silicon conductivity, and terminal impedance on the crosstalk noise is analyzed with the proposed model. Two approaches are proposed to alleviate the TSV noise, namely, driver sizing and via shielding, and the SPICE results show 241 rnV and 379 mV reductions in the peak noise voltage, respectively. 展开更多
关键词 three-dimensional integrated circuits through-silicon-via crosstalk driver sizing via shielding
在线阅读 下载PDF
基于可重配置环形振荡器的TSV诊断方法
4
作者 陈田 章云飞 +4 位作者 刘军 鲁迎春 吴大平 陈炜坤 邵宇寒 《微电子学与计算机》 2025年第3期92-99,共8页
硅通孔(Through Silicon Via,TSV)是堆叠形成三维芯片(Three-Dimensional Chips,3D ICs)的关键部件,因此在制造过程中检测出TSV故障是十分重要的。目前的测试方法存在测试成本较高、难以使用同一结构对TSV键合的全过程进行测试以及无法... 硅通孔(Through Silicon Via,TSV)是堆叠形成三维芯片(Three-Dimensional Chips,3D ICs)的关键部件,因此在制造过程中检测出TSV故障是十分重要的。目前的测试方法存在测试成本较高、难以使用同一结构对TSV键合的全过程进行测试以及无法分辨TSV故障的类型等问题。为此,提出了一种基于可重配置的环形振荡器结构的TSV检测方法。该方法能够在TSV制造的各个阶段同时测试多个TSV,并且根据键合前和键合后振荡周期的变化,判断TSV故障的类型,定位发生故障的TSV。HSPICE的仿真结果表明,所提结构可以有效检测并定位TSV各阶段的故障。 展开更多
关键词 三维集成电路 硅通孔 环形振荡器
在线阅读 下载PDF
超宽带硅基射频微系统设计
5
作者 张先荣 钟丽 《电讯技术》 北大核心 2024年第9期1507-1515,共9页
针对超宽带硅基射频模块的微系统化问题,采用硅基板作为转接板设计了一款具备收发功能的超宽带系统级封装(System in Package,SiP)射频微系统。各层硅基转接板之间的射频信号传输、控制和供电等均采用低损耗的硅通孔(Through Silicon Vi... 针对超宽带硅基射频模块的微系统化问题,采用硅基板作为转接板设计了一款具备收发功能的超宽带系统级封装(System in Package,SiP)射频微系统。各层硅基转接板之间的射频信号传输、控制和供电等均采用低损耗的硅通孔(Through Silicon Via,TSV)结构来实现。为了减小封装对射频性能的影响,整个超宽带射频微系统采用5层硅基封装结构,与传统二维封装结构相比,其体积减少95%以上。射频微系统封装完成后,对其电气性能指标进行了测试。在整个超宽带频带内,其接收噪声系数小于2.6 dB,增益大于35 dB,发射功率大于等于34 dBm,端口驻波小于2。该封装结构实现了硅基超宽带射频模块的微系统化,可广泛适用于各类超宽带射频系统。 展开更多
关键词 超宽带射频微系统 硅基转接板 硅通孔(TSV) 系统级封装(SiP)
在线阅读 下载PDF
基于动态激励的三维封装内部缺陷检测
6
作者 聂磊 张鸣 +1 位作者 于晨睿 骆仁星 《激光与红外》 CAS CSCD 北大核心 2024年第11期1694-1701,共8页
硅通孔是一种实现三维封装的关键技术,由于独特的垂直互连方式受到了广泛关注。然而,硅通孔工艺较为复杂,出现缺陷几率增大,而这些缺陷不易被检测,进而影响了封装性能与可靠性。因此,提出一种基于动态激励的内部检测方法,通过对封装芯... 硅通孔是一种实现三维封装的关键技术,由于独特的垂直互连方式受到了广泛关注。然而,硅通孔工艺较为复杂,出现缺陷几率增大,而这些缺陷不易被检测,进而影响了封装性能与可靠性。因此,提出一种基于动态激励的内部检测方法,通过对封装芯片施加动态热激励,激发内部缺陷产生异常温度分布,采集封装外表面温度分布时间序列图像,利用深度学习进行识别分类,实现内部缺陷的外部诊断。首先构建三维封装模型进行有限元瞬态热仿真,通过仿真分析揭示了内部缺陷会对温度分布产生细微影响;构建三维卷积神经网络C3D模型,通过分析温度梯度分布图像随时间变化规律来实现对缺陷的识别与分类;搭建试验检测平台,制备含有不同缺陷的三维封装样品进行验证结果表明,基于动态激励的内部缺陷检测方法分类准确率可达到97.81%,可为三维封装内部缺陷的检测提供新思路。 展开更多
关键词 硅通孔 三维封装 动态激励 红外图像 缺陷检测
在线阅读 下载PDF
集成硅基转接板的PDN供电分析
7
作者 何慧敏 廖成意 +2 位作者 刘丰满 戴风伟 曹睿 《电子与封装》 2024年第6期69-80,共12页
集成硅转接板的2.5D/3D封装是实现Chiplet技术的重要封装方案。总结了传统电源分配网络(PDN)的供电机理,分析了先进封装下PDN存在的直流压降过大、路径电阻大等电源完整性问题,介绍了针对硅基转接板上PDN的等效电路建模方法,重点概述了2... 集成硅转接板的2.5D/3D封装是实现Chiplet技术的重要封装方案。总结了传统电源分配网络(PDN)的供电机理,分析了先进封装下PDN存在的直流压降过大、路径电阻大等电源完整性问题,介绍了针对硅基转接板上PDN的等效电路建模方法,重点概述了2.5D/3D封装下PDN的建模与优化。通过将整块的大尺寸硅桥拆分为多个小硅桥、硅桥集成硅通孔(TSV)、增加TSV数量等方式减少电源噪声。最后,对比采用不同集成方案的DC-DC电源管理模块的PDN性能,结果表明,片上集成方案在交流阻抗、电源噪声以及直流压降等指标上都优于传统的基板集成方案,是3D Chiplet中具有潜力的供电方案。 展开更多
关键词 2.5D/3D封装 芯粒 电源分配网络 硅通孔
在线阅读 下载PDF
硅通孔三维堆叠芯片可靠性标准研究
8
作者 李锟 《信息技术与标准化》 2024年第7期42-46,共5页
针对硅通孔(TSV)三维堆叠芯片在微电子封装领域面临的可靠性挑战,阐述了TSV三维堆叠的工艺流程,分析了TSV孔的制造、芯片减薄、三维键合和组装等关键工艺环节对可靠性的影响,并探讨了TSV孔的质量和可靠性等问题。基于当前TSV三维堆叠芯... 针对硅通孔(TSV)三维堆叠芯片在微电子封装领域面临的可靠性挑战,阐述了TSV三维堆叠的工艺流程,分析了TSV孔的制造、芯片减薄、三维键合和组装等关键工艺环节对可靠性的影响,并探讨了TSV孔的质量和可靠性等问题。基于当前TSV三维堆叠芯片的可靠性标准,明确了可靠性应力试验条件与推荐的检测方法,为提升TSV三维堆叠芯片的可靠性和制造效率提供科学依据和实践策略,促进技术的优化与升级。 展开更多
关键词 硅通孔 三维堆叠 可靠性
在线阅读 下载PDF
基于两步刻蚀工艺的锥形TSV制备方法
9
作者 田苗 刘民 +3 位作者 林子涵 付学成 程秀兰 吴林晟 《半导体技术》 CAS 北大核心 2024年第4期316-322,共7页
以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。... 以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。 展开更多
关键词 硅通孔(TSV) 锥形 种子层 电镀填充 薄膜沉积
在线阅读 下载PDF
微模具重复利用的高深宽比铜微结构微电铸复制技术
10
作者 苏少雄 孙云娜 +3 位作者 宋嘉诚 吴永进 姚锦元 丁桂甫 《微纳电子技术》 CAS 2024年第4期162-169,共8页
针对紫外线光刻、电铸成型和注塑(UV-LIGA)工艺的去胶难题,提出了一种以脱模代替去胶的改良工艺,用于批量制造高深宽比铜微结构。该工艺以可重复利用的硅橡胶软模具代替传统的SU-8光刻微模具,采用硅通孔(TSV)镀铜技术进行微电铸填充,然... 针对紫外线光刻、电铸成型和注塑(UV-LIGA)工艺的去胶难题,提出了一种以脱模代替去胶的改良工艺,用于批量制造高深宽比铜微结构。该工艺以可重复利用的硅橡胶软模具代替传统的SU-8光刻微模具,采用硅通孔(TSV)镀铜技术进行微电铸填充,然后通过直接脱模实现金属微结构的完全释放,既解决了去胶难题,又能够解决高深宽比微模具电铸因侧壁金属化导致的空洞包夹问题,同时可以大幅降低成套工艺成本。仿真和实验结果显示,热处理可以改善脱模效果,显著降低脱模损伤,支持微模具重复利用。采用初步优化的改良工艺已成功实现深宽比约3∶1的铜微结构的高精度复制。 展开更多
关键词 紫外线光刻、电铸成型和注塑(UV-LIGA)工艺 硅橡胶模具 硅通孔(TSV)镀铜 脱模 模具重复利用
在线阅读 下载PDF
基于硅通孔的三维微系统互联结构总剂量效应损伤机制研究
11
作者 王昊 陈睿 +7 位作者 陈钱 韩建伟 于新 孟德超 杨驾鹏 薛玉雄 周泉丰 韩瑞龙 《原子能科学技术》 EI CAS CSCD 北大核心 2024年第8期1789-1796,共8页
垂直硅通孔(TSV)作为三维集成微系统的核心技术之一,可以通过多个平面层器件的垂直堆叠有效降低互联延迟,提高集成密度,减少芯片功耗。利用^(60)Co γ射线实验装置,以自主设计的基于TSV的三维互联结构作为实验对象,进行了总剂量效应敏... 垂直硅通孔(TSV)作为三维集成微系统的核心技术之一,可以通过多个平面层器件的垂直堆叠有效降低互联延迟,提高集成密度,减少芯片功耗。利用^(60)Co γ射线实验装置,以自主设计的基于TSV的三维互联结构作为实验对象,进行了总剂量效应敏感性分析。实验发现,随着累积辐照剂量的增加,TSV信号通道的插入损耗(S_(21))减小,回波损耗(S_(11))增大,信号传输效率不断降低。结果表明,总剂量效应诱发TSV内部寄生MOS结构产生氧化层陷阱电荷和界面态陷阱电荷导致了寄生MOS电容C-V曲线出现“负漂”现象,由此引起的信号通道特征阻抗不连续是TSV出现信号完整性问题的内在机制。基于RLGC等效电路模型,利用Keysight ADS仿真软件验证了TSV内部寄生MOS电容总剂量效应的辐射响应规律。 展开更多
关键词 硅通孔 总剂量效应 寄生MOS电容 插入损耗 回波损耗
在线阅读 下载PDF
基于倾斜旋转方法磁控溅射制备TSV阻挡层
12
作者 申菊 卢林红 +4 位作者 杜承钢 冉景杨 闵睿 杨发顺 马奎 《半导体技术》 CAS 北大核心 2024年第8期726-731,共6页
硅通孔(TSV)是实现三维集成的关键技术,在TSV侧壁制备连续和均匀的阻挡层至关重要。提出了一种磁控溅射制备TSV侧壁阻挡层的方法,将溅射基台倾斜一定角度并水平匀速旋转,使溅射离子的掉落方向与TSV侧壁不平行,靶材离子更容易溅射沉积在... 硅通孔(TSV)是实现三维集成的关键技术,在TSV侧壁制备连续和均匀的阻挡层至关重要。提出了一种磁控溅射制备TSV侧壁阻挡层的方法,将溅射基台倾斜一定角度并水平匀速旋转,使溅射离子的掉落方向与TSV侧壁不平行,靶材离子更容易溅射沉积在TSV侧壁,使得TSV侧壁都能被溅射到,更有利于制备连续和均匀的阻挡层。使用Ti靶进行直流磁控溅射,优化溅射电流和溅射气压,通过扫描电子显微镜(SEM)对TSV侧壁阻挡层的形貌进行表征分析。随着溅射电流和溅射气压的增大,阻挡层的厚度会增加,但是溅射气压的增大使得溅射钛晶粒变得细长,从而导致阻挡层的均匀性和致密性变差。 展开更多
关键词 硅通孔(TSV) 阻挡层 磁控溅射 溅射电流 溅射气压
在线阅读 下载PDF
多层硅基模块晶圆级键合腔体的可靠性 被引量:1
13
作者 马将 郜佳佳 杨栋 《半导体技术》 CAS 北大核心 2024年第7期674-681,共8页
晶圆级键合是实现多层硅基模块内部互连的关键工艺,针对硅片在晶圆级键合工艺中的开裂现象,建立了硅基刻蚀腔体在键合工艺中的力学模型,经样件实验验证,该模型可以准确预估腔体的开裂现象。在此基础上设计了硅片键合实验,通过引入硅通孔... 晶圆级键合是实现多层硅基模块内部互连的关键工艺,针对硅片在晶圆级键合工艺中的开裂现象,建立了硅基刻蚀腔体在键合工艺中的力学模型,经样件实验验证,该模型可以准确预估腔体的开裂现象。在此基础上设计了硅片键合实验,通过引入硅通孔(TSV)的应力集中因子确定了硅基晶圆级键合的应力失效判据。而后通过参数化仿真系统性探究了硅基刻蚀腔体面积及腔体形状等因素对键合应力的影响规律,并绘制出刻蚀腔体设计可靠范围图。结果表明,硅片键合可靠腔体临界面积约为21 mm^(2),且腔体形状越接近正方形越易开裂。该研究为多层硅基模块刻蚀腔体的可靠性设计提供了参考。 展开更多
关键词 晶圆级键合 多层硅基模块 刻蚀腔体 硅通孔(TSV) 可靠性
在线阅读 下载PDF
博世扇贝纹对亚微米硅通孔中应力的影响
14
作者 费思量 王珺 《半导体技术》 CAS 北大核心 2024年第7期666-673,共8页
硅通孔(TSV)是三维(3D)集成中的关键互连技术。采用博世(Bosch)工艺刻蚀TSV,尤其是亚微米直径的TSV时,侧壁产生的扇贝纹会引起TSV中的应力集中。利用有限元单元生死技术分析亚微米TSV制备过程中的应力变化,并对应力的影响因素进行了分... 硅通孔(TSV)是三维(3D)集成中的关键互连技术。采用博世(Bosch)工艺刻蚀TSV,尤其是亚微米直径的TSV时,侧壁产生的扇贝纹会引起TSV中的应力集中。利用有限元单元生死技术分析亚微米TSV制备过程中的应力变化,并对应力的影响因素进行了分析。研究了TSV节距、扇贝纹高度和宽度、阻挡层材料参数、工艺温度和工作温度等因素对TSV内部应力的影响,并选择了4个主要因素进行正交实验分析。研究结果表明,减小扇贝纹宽度、增大扇贝纹高度、降低工艺温度均能有效缓解扇贝纹附近的应力波动幅度,其中扇贝纹宽度对应力波动的影响最大。通过上述分析,对影响亚微米TSV应力的主要因素进行了排序,从而为TSV制备过程中的参数优化提供了指导。 展开更多
关键词 扇贝纹 亚微米硅通孔(TSV) 有限元分析 正交实验 单元生死技术 博世(Bosch)工艺
在线阅读 下载PDF
基于三维异构集成技术的X波段4通道收发模组
15
作者 李晓林 高艳红 +1 位作者 赵宇 许春良 《太赫兹科学与电子信息学报》 2024年第5期575-579,共5页
基于硅基微电子机械系统(MEMS)三维异构集成工艺,设计了一款适用于相控阵天线系统的三维堆叠4通道T/R模组。模组由3层功能芯片堆叠而成,3层功能芯片之间采用贯穿硅通孔(TSV)和球栅阵列实现电气互连;模组集成了6位数控移相、6位数控衰减... 基于硅基微电子机械系统(MEMS)三维异构集成工艺,设计了一款适用于相控阵天线系统的三维堆叠4通道T/R模组。模组由3层功能芯片堆叠而成,3层功能芯片之间采用贯穿硅通孔(TSV)和球栅阵列实现电气互连;模组集成了6位数控移相、6位数控衰减、串转并、负压偏置和电源调制等功能,最终尺寸为12 mm×12 mm×3.8 mm。测试结果表明,在X波段内,模组的饱和发射输出功率为30 dBm,单通道发射增益可达27 dB,接收通道增益为23 dB,噪声系数小于1.65 dB。该模组性能优异,集成度高,适合批量生产。 展开更多
关键词 微系统 T/R模组 三维异构集成 微电子机械系统 硅通孔
在线阅读 下载PDF
基于硅通孔互连的芯粒集成技术研究进展 被引量:1
16
作者 张爱兵 李洋 +2 位作者 姚昕 李轶楠 梁梦楠 《电子与封装》 2024年第6期95-108,共14页
通过先进封装技术实现具有不同功能、工艺节点的异构芯粒的多功能、高密度、小型化集成是延续摩尔定律的有效方案之一。在各类的先进封装解决方案中,通过硅通孔(TSV)技术实现2.5D/3D封装集成,可以获得诸多性能优势,如极小的产品尺寸、... 通过先进封装技术实现具有不同功能、工艺节点的异构芯粒的多功能、高密度、小型化集成是延续摩尔定律的有效方案之一。在各类的先进封装解决方案中,通过硅通孔(TSV)技术实现2.5D/3D封装集成,可以获得诸多性能优势,如极小的产品尺寸、极短的互连路径、极佳的产品性能等。对TSV技术的应用分类进行介绍,总结并分析了目前业内典型的基于TSV互连的先进集成技术,介绍其工艺流程和工艺难点,对该类先进封装技术的发展趋势进行展望。 展开更多
关键词 硅通孔 先进封装 芯粒 异构集成 2.5D封装 3D封装
在线阅读 下载PDF
硅转接板制造与集成技术综述
17
作者 徐成 樊嘉祺 +3 位作者 张宏伟 王华 陈天放 刘丰满 《电子与封装》 2024年第6期48-58,I0003,共12页
集成电路制程发展放缓,具有高密度、高集成度以及高速互连优势的先进封装技术成为提升芯片性能的关键。硅转接板可实现三维方向的最短互连以及芯片间的高速互连,是高算力和人工智能应用的主流封装技术。从硅转接板设计、制造以及2.5D/3... 集成电路制程发展放缓,具有高密度、高集成度以及高速互连优势的先进封装技术成为提升芯片性能的关键。硅转接板可实现三维方向的最短互连以及芯片间的高速互连,是高算力和人工智能应用的主流封装技术。从硅转接板设计、制造以及2.5D/3D集成等方面,系统阐述了硅转接板技术的发展现状和技术难点,并对相关关键工艺技术进行详细介绍。 展开更多
关键词 先进封装 硅转接板 硅通孔 三维集成
在线阅读 下载PDF
硅通孔3D互连热-力可靠性的研究与展望
18
作者 吴鲁超 陆宇青 王珺 《电子与封装》 2024年第6期18-33,共16页
硅通孔(TSV)技术是3D集成封装中用于实现高密度、高性能互连的关键技术,TSV的热-力可靠性对3D集成封装的性能和寿命有直接影响。从TSV的制造工艺、结构布局、材料可靠性以及评估方法等多个方面对TSV 3D互连的热-力可靠性进行研究,对其... 硅通孔(TSV)技术是3D集成封装中用于实现高密度、高性能互连的关键技术,TSV的热-力可靠性对3D集成封装的性能和寿命有直接影响。从TSV的制造工艺、结构布局、材料可靠性以及评估方法等多个方面对TSV 3D互连的热-力可靠性进行研究,对其研究方法和研究现状进行总结和阐述。此外,针对TSV尺寸减小至纳米级的发展趋势,探讨了纳米级TSV在应用于先进芯片背部供电及更高密度的芯片集成时所面临的可靠性挑战。 展开更多
关键词 封装技术 硅通孔 3D互连 热-力可靠性
在线阅读 下载PDF
TSV电镀过程中Cu生长机理的数值模拟研究进展 被引量:1
19
作者 许增光 李哲 +1 位作者 钟诚 刘志权 《电子与封装》 2024年第6期34-41,共8页
近年来,电子信息行业的快速发展推动了封装技术的进步,对小型化、轻薄化、高性能和多功能化的电子设备提出了更高要求。硅通孔(TSV)技术是一种重要的先进封装技术,电沉积铜是其关键步骤之一。综述了TSV电镀过程中Cu生长的机理及数值模... 近年来,电子信息行业的快速发展推动了封装技术的进步,对小型化、轻薄化、高性能和多功能化的电子设备提出了更高要求。硅通孔(TSV)技术是一种重要的先进封装技术,电沉积铜是其关键步骤之一。综述了TSV电镀过程中Cu生长的机理及数值模拟研究进展。TSV的深孔特性导致Cu生长过程中电流密度分布不均匀,从而产生不同的生长模式。有机添加剂在调节电流密度和防止缺陷填充方面发挥了关键作用。随着计算机技术的发展,数值模拟成为研究TSV电镀铜的重要手段,可降低实验成本,优化工艺参数。对TSV电镀铜的数值模拟发展进行了展望,强调了耦合影响因素的综合模拟是未来研究的重点。 展开更多
关键词 三维封装 TSV 电镀铜 数值模拟
在线阅读 下载PDF
三维量子芯片硅通孔热应力对阻止区的影响
20
作者 谢雯婷 张立廷 +1 位作者 陈小婷 卢向军 《半导体技术》 CAS 北大核心 2024年第10期926-933,共8页
基于材料的温度相关特性,研究了0.02~300 K极限温度范围内三维超导量子芯片中热导硅通孔(TTSV)热应力对有源层阻止区(KOZ)的影响。利用有限元模拟方法,基于单个TTSV的KOZ特性,发现阵列TTSV间的相对角度(θ_(R))和间距(L)的变化会改变热... 基于材料的温度相关特性,研究了0.02~300 K极限温度范围内三维超导量子芯片中热导硅通孔(TTSV)热应力对有源层阻止区(KOZ)的影响。利用有限元模拟方法,基于单个TTSV的KOZ特性,发现阵列TTSV间的相对角度(θ_(R))和间距(L)的变化会改变热应力相互作用的方式和程度。增大θ_(R)可减小Si衬底的电子迁移率变化以及KOZ的连通度和面积。θ_(R)为0°时,TTSV排布整齐,MOSFET易于布置,增大L可减小电子迁移率变化以及KOZ的连通度和面积;θ_(R)为45°时,可用于布置MOSFET的区域较零散,但减小L可减小电子迁移率变化和KOZ面积,且L对特征点处电子迁移率和KOZ连通度影响很小。研究结果可为三维超导量子芯片中TTSV和读出/控制电路的优化布置提供指导。 展开更多
关键词 热导硅通孔(TTSV) 热应力 电子迁移率 阻止区(KOZ) 三维量子芯片
在线阅读 下载PDF
上一页 1 2 8 下一页 到第
使用帮助 返回顶部