分组密码uBlock 被引量：21

1

作者 吴文玲 张蕾 +1 位作者 郑雅菲 李灵琛 《密码学报》 CSCD 2019年第6期690-703,共14页

本文首先介绍分组密码uBlock算法,然后简要介绍uBlock的设计原理,初步的安全性分析评估,以及各种平台的实现性能等.uBlock是一族分组密码算法,分组长度和密钥长度支持128和256比特.uBlock算法的整体结构、S盒、扩散矩阵、密钥扩展等设计... 本文首先介绍分组密码uBlock算法,然后简要介绍uBlock的设计原理,初步的安全性分析评估,以及各种平台的实现性能等.uBlock是一族分组密码算法,分组长度和密钥长度支持128和256比特.uBlock算法的整体结构、S盒、扩散矩阵、密钥扩展等设计,处处体现了安全、实现效率以及适应性的平衡.uBlock算法对差分分析、线性分析、积分分析、不可能差分分析、中间相遇攻击等分组密码分析方法具有足够的安全冗余.uBlock算法适应各种软硬件平台;充分考虑了现代微处理器的计算资源,可以利用SSE和AVX2等指令集高效实现;硬件实现简单而有效,既可以高速实现,保障高性能环境的安全应用,也可以轻量化实现,满足资源受限环境的安全需求. 展开更多

关键词 分组密码 PX结构 S盒 扩散 安全性分析 指令集

在线阅读 下载PDF 职称材料

面向分组密码的可重构异构多核并行处理架构 被引量：7

2

作者 冯晓 李伟 +2 位作者 戴紫彬 马超 李功丽 《电子学报》 EI CAS CSCD 北大核心 2017年第6期1311-1320,共10页

现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA(Reconfigurable Asymmetrical Multi-Core Architecture),分析了典型SP(AES-1... 现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA(Reconfigurable Asymmetrical Multi-Core Architecture),分析了典型SP(AES-128)、Feistel(SMS4)、L-M(IDEA)及MISTY(KASUMI)结构算法在RAMCA上的映射过程.在65nm CMOS工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA工作频率可达到1GHz,面积约为1.13mm2,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator、RCPA和BCORE等阵列结构密码处理系统. 展开更多

关键词 分组密码 异构多核 可重构 并行处理 密码处理器

在线阅读 下载PDF 职称材料

ReSim:一个面向可重构处理器的仿真平台 被引量：5

3

作者 戴鹏 魏来 +2 位作者 辛灵轩 王新安 张兴 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2011年第2期231-237,共7页

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim。该仿真器基... 针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim。该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结构的互联模块、多种计算模型的控制模块等模块化功能单元,结合时钟驱动模块对全局系统结构的运行驱动,可快速搭建可重构处理器的目标仿真模型,验证其正确性和有效性,精确评估计算性能,具有可视化、易于调试的特点。经实际测试表明,ReSim对可重构处理器ReMAP-2架构的系统评估与验证予以良好的支持。 展开更多

关键词 仿真器 时钟精确 可重构处理器 指令集 计算模型

在线阅读 下载PDF 职称材料

基于流体系架构的分组密码处理器设计 被引量：2

4

作者 李功丽 戴紫彬 +3 位作者 徐进辉 王寿成 朱玉飞 冯晓 《计算机研究与发展》 EI CSCD 北大核心 2017年第12期2824-2833,共10页

为提升密码处理器性能,构建了密码处理器性能模型.基于该模型,提出多级资源共享、绑定前/后异或操作、最大化算法并行度等处理器性能提升技术,并根据性能提升技术确定了功能单元的种类和数量.然而功能单元不仅数量较多,而且在操作位宽... 为提升密码处理器性能,构建了密码处理器性能模型.基于该模型,提出多级资源共享、绑定前/后异或操作、最大化算法并行度等处理器性能提升技术,并根据性能提升技术确定了功能单元的种类和数量.然而功能单元不仅数量较多,而且在操作位宽和操作延迟方面均有较大差异,如何有效组织这些功能单元成为了一个关键问题.利用流体系结构可以高效集成大量功能单元的特点,设计并实现了基于流体系结构的可重构分组密码处理器原型,并通过把功能单元划分为基本处理单元,bank间共享单元和簇间共享单元3个层次来解决功能单元处理位宽和操作延迟的差异.在65nm CMOS工艺下对处理器原型进行综合,并在该结构上映射了典型的分组密码算法.实验结果证明:该处理器以较小的面积获得了较高的性能,对典型分组密码算法的处理速度,不仅超越了国际上的密码专用指令处理器,而且高于国内可重构阵列结构密码处理器. 展开更多

关键词 分组密码 流处理器 性能模型 可重构 密码处理器

在线阅读 下载PDF 职称材料

面向密码流体系结构的超长指令字可重构研究 被引量：2

5

作者 严迎建 王寿成 +1 位作者 徐进辉 陈韬 《电子与信息学报》 EI CSCD 北大核心 2017年第1期206-212,共7页

可重构密码流体系结构是一种面向密码运算的新型体系结构,但存在着超长指令字(VLIW)代码稀疏和Kernel体积过大的问题。该文以可重构密码流处理架构S-RCCPA为研究平台,通过大量密码算法在S-RCCPA架构上的适配分析,提出了VLIW可重构技术,... 可重构密码流体系结构是一种面向密码运算的新型体系结构,但存在着超长指令字(VLIW)代码稀疏和Kernel体积过大的问题。该文以可重构密码流处理架构S-RCCPA为研究平台,通过大量密码算法在S-RCCPA架构上的适配分析,提出了VLIW可重构技术,并设计了Kernel级指令集、VLIW可重构算法及指令可重构单元。实验证明,该技术能够有效提高VLIW的指令密度,同时降低了VLIW的指令宽度,使得整个Kernel体积减小了约33.3%,并将微码存储器的容量由96 k B降为64 k B,有效降低芯片整体面积和系统功耗。 展开更多

关键词 密码流处理器 Kernel级指令 超长指令字 可重构 指令密度

在线阅读 下载PDF 职称材料

基于流体系结构的高效能分组密码处理器研究 被引量：3

6

作者 王寿成 严迎建 徐进辉 《电子学报》 EI CAS CSCD 北大核心 2017年第4期937-943,共7页

针对现有密码处理器存在的问题,借鉴流处理器架构,提出了高效能的可重构分组密码流处理器架构.该架构采用层次化设计思想,通过分块式本地寄存器组的数据组织方式和共享拼接使用运算单元机制,实现了软件流水和硬件流水的协同工作,能够挖... 针对现有密码处理器存在的问题,借鉴流处理器架构,提出了高效能的可重构分组密码流处理器架构.该架构采用层次化设计思想,通过分块式本地寄存器组的数据组织方式和共享拼接使用运算单元机制,实现了软件流水和硬件流水的协同工作,能够挖掘分组内和分组间的指令级并行性并提高功能单元的利用率.在65nm CMOS工艺下对架构进行了综合仿真,并经过了大量算法映射.实验结果证明,该架构在CBC和ECB加密模式下均具有良好的加密性能.与其他密码处理器相比,该架构具有小面积、高效能的特点. 展开更多

关键词 分组密码 流处理器 可重构 软件流水 面积能效比

在线阅读 下载PDF 职称材料

密码指令集扩展研究 被引量：1

7

作者 李美峰 戴冠中 +2 位作者 刘航 苗胜 张德刚 《计算机应用研究》 CSCD 北大核心 2008年第6期1833-1835,共3页

详细分析了常见密码算法的基本操作以及密码指令集扩展的研究现状,针对当前密码系统需要支持多种密码算法的特点指出未来密码指令集扩展的发展方向:指令设计需朝通用性上发展且通用密码处理器是处理器密码指令集扩展的最终目的。

关键词 密码指令集扩展 基本操作 通用性 通用密码处理器

在线阅读 下载PDF 职称材料

可重构指令集处理器的代码优化生成算法研究 被引量：1

8

作者 张惠臻 王超 +1 位作者 李曦 周学海 《计算机研究与发展》 EI CSCD 北大核心 2012年第9期2018-2026,共9页

可重构指令集处理器能够适应多变的计算任务在性能和灵活性两方面的要求,而传统的编译后端技术无法为其生成高效的可执行代码,需要有新的代码生成方法.针对传统编译后端代码生成三阶段方法进行扩展的代码混合优化生成算法正是这样一种方... 可重构指令集处理器能够适应多变的计算任务在性能和灵活性两方面的要求,而传统的编译后端技术无法为其生成高效的可执行代码,需要有新的代码生成方法.针对传统编译后端代码生成三阶段方法进行扩展的代码混合优化生成算法正是这样一种方法.该算法很大程度地复用了原有的三阶段代码生成过程,同时针对可重构指令集具有动态性的特点,根据系统硬件资源和重构配置,扩展了针对可重构指令代码生成的优化处理,从而能够获得切合可重构指令集处理器体系结构特性的可执行代码.相关实验与分析说明了该算法针对硬件重构得到的新平台所做的可重构指令代码生成是有效的,能够较好地提高应用程序在新平台上的执行性能. 展开更多

关键词 可重构指令集处理器 编译后端 代码生成 指令选择 指令调度 性能优化

在线阅读 下载PDF 职称材料

融合动态采样剖析的可重构指令集处理器

9

作者 张惠臻 王超 《计算机科学》 CSCD 北大核心 2013年第3期31-35,共5页

可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种... 可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种不同的工作模式,它通过剖析硬件采样获取程序热点,利用配套工具链半自动地完成指令扩展生成、编译器重定向和可编程硬件逻辑配置,从而获得在不同嵌入式应用领域的硬件适应性和软件兼容性。针对性的实验结果表明,该处理器架构的采样剖析机制准确有效,并且在增加有限的硬件开销的情况下,能够很好地适应应用变化。 展开更多

关键词 计算机系统结构 可重构指令集处理器 指令扩展 动态采样剖析

在线阅读 下载PDF 职称材料

可重构分组密码指令集处理器自动映射方法研究 被引量：1

10

作者 李盛 戴紫彬 《电子与信息学报》 EI CSCD 北大核心 2021年第9期2526-2533,共8页

计算资源与寄存器资源分配是可重构处理器自动并行映射的重要问题,该文针对可重构分组密码指令集处理器的资源分配问题,建立算子调度参数模型和处理器资源参数模型,研究了分组密码并行调度与资源消耗之间的约束关系;在此基础上提出基于... 计算资源与寄存器资源分配是可重构处理器自动并行映射的重要问题,该文针对可重构分组密码指令集处理器的资源分配问题,建立算子调度参数模型和处理器资源参数模型,研究了分组密码并行调度与资源消耗之间的约束关系;在此基础上提出基于贪婪思维、列表调度和线性扫描的自动映射算法,实现了分组密码在可重构分组密码指令集处理器上的自动映射。通过可用资源变化实验验证算法并行映射的有效性,并对AES-128算法的映射效果做了横向对比验证算法的先进性,所提自动映射算法对分组密码在可重构处理中的并行计算研究有一定的指导意义。 展开更多

关键词 可重构分组密码指令集处理器 自动映射 资源分配 列表调度 线性扫描

在线阅读 下载PDF 职称材料

基于ASIP平台的H.264环内去块效应滤波器实现

11

作者 李德贤 秦兴 +1 位作者 严晓浪 彭剑英 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第4期608-611,666,共5页

针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应（FIR）滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了... 针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应（FIR）滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了其专用数据通路的设计实现.根据算法分支执行分布情况优化了算法中分支选择部分的实现,保证了代码的高并行度.时钟精确指令集仿真器的运行结果表明,完成强度为4的4×4像素块边界滤波需要140个时钟周期,而完成强度小于4的边界滤波需要100个时钟周期.运行1/4共享中间格式（QCIF）测试序列时,较x264中的Intel MMX指令实现性能有48%-63%的提升.实验结果表明,使用ASIP实现,可以显著提高去块效应滤波的性能;同时由于其可编程性,可以适应多个视频标准. 展开更多

关键词 H.264/AVC 去块效应滤波 专用指令集处理器

在线阅读 下载PDF 职称材料

可重构分组密码协处理器二维指令架构

12

作者 戴乐育 杨天池 +1 位作者 郭松 王家琰 《计算机工程与设计》 北大核心 2018年第4期918-922,共5页

为能够进一步提升可重构分组密码协处理器的指令并行度和密码处理能力,以优化可重构分组密码协处理器的性能、面积、功耗比为目的,分别分析指令调度与密码运算之间的关系和特征,提出可重构分组密码协处理器二维指令架构,该架构能够增加... 为能够进一步提升可重构分组密码协处理器的指令并行度和密码处理能力,以优化可重构分组密码协处理器的性能、面积、功耗比为目的,分别分析指令调度与密码运算之间的关系和特征,提出可重构分组密码协处理器二维指令架构,该架构能够增加指令执行周期,提高可重构功能单元的利用率。通过3种分组密码算法进行实现,结果表明,改进后的可重构分组密码协处理器的指令并行度是改进前的2-4倍。 展开更多

关键词 可重构 分组密码 指令架构 二维指令 指令负载

在线阅读 下载PDF 职称材料