期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
Design of good QC-LDPC codes without small girth in the p-plane 被引量:4
1
作者 Lingjun Kong Yang Xiao 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2011年第2期183-187,共5页
A construction method based on the p-plane to design high-girth quasi-cyclic low-density parity-check (QC-LDPC) codes is proposed. Firstly the good points in every line of the p-plane can be ascertained through filt... A construction method based on the p-plane to design high-girth quasi-cyclic low-density parity-check (QC-LDPC) codes is proposed. Firstly the good points in every line of the p-plane can be ascertained through filtering the bad points, because the designed parity-check matrixes using these points have the short cycles in Tanner graph of codes. Then one of the best points from the residual good points of every line in the p-plane will be found, respectively. The optimal point is also singled out according to the bit error rate (BER) performance of the QC-LDPC codes at last. Explicit necessary and sufficient conditions for the QC-LDPC codes to have no short cycles are presented which are in favor of removing the bad points in the p-plane. Since preventing the short cycles also prevents the small stopping sets, the proposed construction method also leads to QC-LDPC codes with a higher stopping distance. 展开更多
关键词 quasi-cyclic low-density parity-check (qc-ldpccodes circulant matrices GIRTH stopping set stopping distance.
在线阅读 下载PDF
QC-LDPC码的高性能译码器实现 被引量:1
2
作者 田雨 马林华 林志国 《计算机工程》 CAS CSCD 北大核心 2011年第1期235-237,共3页
在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度... 在对分层译码算法优化的基础上,提出一种多码率QC-LDPC译码器。采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法,降低了计算复杂度。选取的校正因子降低了译码器的误码率。基于该架构实现QC-LDPC译码器,融合3种码率,芯片规模为60万门,时钟频率为110 MHz,1/2码率的译码速率可达134 Mb/s。 展开更多
关键词 准循环ldpc 分层译码算法 多码率 低功耗
在线阅读 下载PDF
基于QC-LDPC码的Niederreiter公钥密码体制 被引量:3
3
作者 杨磊鑫 杜伟章 《计算机应用》 CSCD 北大核心 2011年第7期1906-1908,1923,共4页
提出基于准循环低密度奇偶校验(QC-LDPC)码构造的Niederreiter公钥密码体制。由于QC-LDPC的校验矩阵具有稀疏和分块循环的特性,且QC-LDPC的纠错能力大,与以往基于纠错码构造的公钥密码体制相比,该体制密钥量大大减少,提高了传信率。同... 提出基于准循环低密度奇偶校验(QC-LDPC)码构造的Niederreiter公钥密码体制。由于QC-LDPC的校验矩阵具有稀疏和分块循环的特性,且QC-LDPC的纠错能力大,与以往基于纠错码构造的公钥密码体制相比,该体制密钥量大大减少,提高了传信率。同时引入对角形式的可逆变换矩阵Q,通过线性变换产生新的校验矩阵H',隐藏了码字的校验矩阵,可以抵消矩阵H'稀疏易攻击的弱点,增加了体制的安全性。并且通过对现有的攻击方法分析,证明了体制的安全性。 展开更多
关键词 低密度奇偶校验码 准循环低密度奇偶校验码 循环矩阵 Niederreiter公钥密码体制 安全分析
在线阅读 下载PDF
存储紧缩性高速QC-LDPC译码器的FPGA实现 被引量:1
4
作者 谢天娇 李波 +1 位作者 杨懋 闫中江 《西北工业大学学报》 EI CAS CSCD 北大核心 2019年第3期515-522,共8页
提出了一种高速部分并行准循环低密度奇偶校验码(quasi-cyclic low density parity check codes,QC-LDPC)译码器架构和该架构下的2种紧缩性存储策略,采用将多个相邻行的硬判决码字和外信息压缩到一个存储单元、硬判决待输出码字信息紧... 提出了一种高速部分并行准循环低密度奇偶校验码(quasi-cyclic low density parity check codes,QC-LDPC)译码器架构和该架构下的2种紧缩性存储策略,采用将多个相邻行的硬判决码字和外信息压缩到一个存储单元、硬判决待输出码字信息紧缩性存储及相对应的高速译码器架构,不仅减少了用于硬判决码字的存储块的数量,而且可以便于一个时钟周期内对多个数据同时进行访问并处理,从而提高了译码器的数据处理吞吐量。通过采用Xilinx XC4VLX160 FPGA 实现CCSDS标准中的LDPC译码器验证了文中提出的这种紧缩性存储策略及其高速译码器架构可以有效地利用FPGA资源来实现高速译码器,实现结果显示该译码器在布局布线后时钟频率可以工作在250 MHz,译码器采用14次迭代,对应2 Gb/s的译码吞吐量。 展开更多
关键词 qc-ldpc ldpc译码器 BRAM存储器 FPGA CCSDS
在线阅读 下载PDF
Weighted symbol-flipping decoding algorithm for nonbinary LDPC codes with flipping patterns 被引量:2
5
作者 Bing Liu Jun Gao +1 位作者 Wei Tao Gaoqi Dou 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2011年第5期848-855,共8页
A novel low-complexity weighted symbol-flipping algorithm with flipping patterns to decode nonbinary low-density parity-check codes is proposed. The proposed decoding procedure updates the hard-decision received symbo... A novel low-complexity weighted symbol-flipping algorithm with flipping patterns to decode nonbinary low-density parity-check codes is proposed. The proposed decoding procedure updates the hard-decision received symbol vector iteratively in search of a valid codeword in the symbol vector space. Only one symbol is flipped in each iteration, and symbol flipping function, which is employed as the symbol flipping metric, combines the number of failed checks and the reliabilities of the received bits and calculated symbols. A scheme to avoid infinite loops and select one symbol to flip in high order Galois field search is also proposed. The design of flipping pattern's order and depth, which is dependent of the computational requirement and error performance, is also proposed and exemplified. Simulation results show that the algorithm achieves an appealing tradeoff between performance and computational requirement over relatively low Galois field for short to medium code length. 展开更多
关键词 nonbinary low-density parity-check ldpc codes quasi-cyclic symbol-flipping (SF) decoding.
在线阅读 下载PDF
一种基于循环移位矩阵的LDPC码构造方法 被引量:7
6
作者 乔华 管武 +1 位作者 董明科 项海格 《电子与信息学报》 EI CSCD 北大核心 2008年第10期2384-2387,共4页
具有准循环结构的低密度奇偶校验码(QC-LDPC Codes)是目前被广泛采用的一类LDPC码。本文提出了一种结合PEG算法构造基于循环移位矩阵的QC-LDPC码的方法。该方法首先将QC-LDPC码传统的基于比特的二分图简化为基于Block的二分图,然后在该... 具有准循环结构的低密度奇偶校验码(QC-LDPC Codes)是目前被广泛采用的一类LDPC码。本文提出了一种结合PEG算法构造基于循环移位矩阵的QC-LDPC码的方法。该方法首先将QC-LDPC码传统的基于比特的二分图简化为基于Block的二分图,然后在该图中采用PEG算法遵循的环路最大原则确定每一个循环移位矩阵的位置,最后根据QC-LDPC码的环路特性为每一个循环移位矩阵挑选循环移位偏移量。利用该算法,本文构造了长度从1008bit到8064bit,码率从1/2到7/8各种参数的LDPC码。仿真结果表明,本文构造的LDPC码性能优于目前采用有限几何、两个信息符号的RS码、组合数学等常用的代数方法构造的QC-LDPC码。 展开更多
关键词 准循环低密度奇偶校验码 PEG算法 循环移位矩阵
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部