期刊文献+
共找到32篇文章
< 1 2 >
每页显示 20 50 100
FPGA动态局部可重构中基于TBUF总线宏设计 被引量:2
1
作者 赵秋桂 段青亚 《现代电子技术》 2009年第12期22-24,共3页
FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块,可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的。总线宏的正确设计是实现FPGA动态局部可重构技术的关键。在研究了FPGA动态局部可重构技术中基于三态缓冲... FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块,可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的。总线宏的正确设计是实现FPGA动态局部可重构技术的关键。在研究了FPGA动态局部可重构技术中基于三态缓冲器(Tri-state Buffer,TBUF)总线宏结构的基础上,采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计,并借助可重构硬件平台——XCV800验证板,通过设计动态可重构实验,论证总线宏设计的正确性。 展开更多
关键词 fpga动态局部可重构 总线宏 三态缓冲器 fpga编辑器
在线阅读 下载PDF
基于多标签关系图和局部动态重构学习的多标签分类模型
2
作者 胡婕 郑启扬 +1 位作者 孙军 张龑 《计算机应用》 北大核心 2025年第4期1104-1112,共9页
在多标签分类任务中,现有模型对依赖关系的构建主要考虑标签在训练集中是否共现,而忽视了标签之间各种不同类型的关系以及在不同样本中的动态交互关系。因此,结合多标签关系图和局部动态重构图学习更完整的标签依赖关系。首先,根据标签... 在多标签分类任务中,现有模型对依赖关系的构建主要考虑标签在训练集中是否共现,而忽视了标签之间各种不同类型的关系以及在不同样本中的动态交互关系。因此,结合多标签关系图和局部动态重构图学习更完整的标签依赖关系。首先,根据标签的全局共现关系,采用数据驱动的方式构建多标签关系图,学习标签之间不同类型的依赖关系;其次,通过标签注意力机制探索文本信息和标签语义的关联性;最后,对标签图进行动态重构学习,以捕获标签之间的局部特定关系。在3个公开数据集BibTeX、Delicious和Reuters-21578上的实验结果表明,所提模型的宏平均F1(maF1)值相较于MrMP(Multi-relation Message Passing)分别提高了1.6、1.0和2.2个百分点,综合性能得到提升。 展开更多
关键词 多标签分类 多标签关系图 标签依赖关系 局部动态重构 标签注意力机制
在线阅读 下载PDF
局部阴影遮挡下太阳能电池-超级电容一体化阵列功率补偿及其动态阵列重构
3
作者 杨洪明 刘璐雨 +2 位作者 段献忠 Archie James Johnston 杨洪朝 《高电压技术》 北大核心 2025年第7期3455-3465,I0002,I0003,共13页
针对局部阴影遮挡下太阳能电池最大输出功率降低,进一步导致光伏阵列行电流不均衡,功率-电压(P-U)输出特性曲线产生多峰值等问题,提出了太阳能电池-超级电容(solar cell-supercapacitor,SCS)一体化阵列方案,由SCS器件、动态重构拓扑与... 针对局部阴影遮挡下太阳能电池最大输出功率降低,进一步导致光伏阵列行电流不均衡,功率-电压(P-U)输出特性曲线产生多峰值等问题,提出了太阳能电池-超级电容(solar cell-supercapacitor,SCS)一体化阵列方案,由SCS器件、动态重构拓扑与常规光伏阵列相连接组成。基于SCS器件的超级电容充/放电特性,提出行电压闭环控制策略,根据光伏阵列行电压与最大功率点电压的偏差,以一体化阵列输出功率最大为控制目标,以开关矩阵连接方式为决策变量,调整SCS器件与光伏阵列连接方式,均衡光伏阵列各行电流,实现SCS器件对阴影遮挡电池进行功率补偿。搭建9×9的SCS一体化阵列仿真模型,对比分析4种典型动态云层阴影遮挡模式下,全交叉型(total-cross-tied,TCT)、静态阵列重构技术、动态阵列重构技术、SCS一体化阵列的输出特性。结果表明:SCS一体化阵列填充因子达77.4%,功率损耗约18W,优于其他3种方案。SCS一体化方案有效提高了局部阴影遮挡下光伏阵列的输出功率。 展开更多
关键词 局部阴影遮挡 太阳能电池-超级电容一体化阵列 动态重构 行电压闭环控制 功率补偿 行电流均衡
在线阅读 下载PDF
支持FPGA动态重构的RISC-V扩展指令集设计与实现
4
作者 周炫锦 蔡刚 黄志洪 《计算机工程》 北大核心 2025年第5期229-238,共10页
目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对... 目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对这些问题,提出将FPGA抽象为大规模存储器的设计理念,构建DPRC动态重构控制指令集及配套应用程序编程接口(API),以优化逻辑资源占用量,消除缓冲延迟。指令集的实现以原有RV32IMC为基础,采用微指令序列控制片上接口部分,通过与数据通路紧密耦合来减少逻辑资源使用量,使用参数化多周期方案优化时序并确保通用性。实验结果表明,与传统方法相比,该系统中动态重构功能相关逻辑资源占用量减少84%,频率提高312%。相较于原有处理器,添加扩展指令集后处理器自身资源占用量仅增加5%,最差情况下扩展部分对时钟周期的影响小于0.2 ns,表明该动态重构控制方案具有低成本、高主频的特性。 展开更多
关键词 RISC-V指令集 扩展指令集 动态重构 fpga技术 大规模存储器
在线阅读 下载PDF
基于FPGA的多总线可动态重构监测系统
5
作者 全贺 王红亮 +2 位作者 厉智强 王浩 王学斌 《仪表技术与传感器》 CSCD 北大核心 2024年第3期66-70,共5页
针对传统多总线数据监测系统中存在的数据传输实时性不高、系统硬件占用资源多、系统可维修性低等问题,设计了以FPGA为核心,以多路RS422、RS232、1553B总线作为通讯接口,以信息识别、信息提取、数据融合、多总线动态重构、双冗余传输为... 针对传统多总线数据监测系统中存在的数据传输实时性不高、系统硬件占用资源多、系统可维修性低等问题,设计了以FPGA为核心,以多路RS422、RS232、1553B总线作为通讯接口,以信息识别、信息提取、数据融合、多总线动态重构、双冗余传输为主要功能模块,以信道速率动态调节的RS422为数据传输路径,采用双冗余传输方式,依据FPGA标准化设计思路,提出了基于FPGA多总线动态重构监测系统设计方案。实验测试结果表明:在20、60、-40℃环境温度下,多总线动态重构时间均小于1 s,数据传输误码率远低于0.02%,系统工作稳定,满足设计需求。 展开更多
关键词 fpga 多总线 动态重构 数据融合 双冗余
在线阅读 下载PDF
FPGA平台上动态硬件重构的Winograd神经网络加速器 被引量:1
6
作者 梅冰笑 滕文彬 +3 位作者 张弛 王文浩 李富强 苑福利 《计算机工程与应用》 CSCD 北大核心 2024年第22期323-334,共12页
为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方... 为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方式动态地将各个计算流水段配置到FPGA,各个流水段所对应的卷积计算核心使用Winograd算法进行定制优化,以在解决资源受限问题的同时最大程度地提升计算资源利用效率。针对该加速器架构,进一步构建了组合优化模型,用于搜索在特定FPGA硬件平台上部署特定网络模型的最优并行策略,并使用遗传算法进行设计空间求解。基于Xilinx VC709 FPGA平台对VGG-16网络模型进行部署和分析,综合仿真结果表明,所提出的设计方法能够在资源有限的FPGA上自适应地实现大型神经网络模型,加速器整体性能可以达到1078.3 GOPS,较以往加速器的性能和计算资源利用效率可以分别提升2.2倍和3.62倍。 展开更多
关键词 卷积神经网络 动态部分硬件重构 现场可编程门阵列(fpga) 硬件加速器 Winograd快速卷积
在线阅读 下载PDF
基于FPGA的动态可重构系统设计与实现 被引量:21
7
作者 南希 龚龙庆 +1 位作者 田卫 李潇 《现代电子技术》 2009年第6期4-7,11,共5页
近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并... 近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。 展开更多
关键词 可重构计算 fpga 动态可重构 局部重构 Virtex-4配置 JTAG(边界扫描)链
在线阅读 下载PDF
基于局部动态可重构技术的多通道数据采集系统 被引量:5
8
作者 邓庆绪 宁宝锋 +1 位作者 金曦 刘志丹 《小型微型计算机系统》 CSCD 北大核心 2010年第9期1778-1783,共6页
可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究热点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的... 可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究热点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的多通道数据采集系统普遍采用ASIC集成电路设计,可配置性、灵活性和扩展性差,本文提出一种将局部动态可重构技术应用到多通道数据采集系统的设计方案,提高了系统的可配置性和应用范围,并且系统具有更高的实时性和并行性. 展开更多
关键词 局部动态可重构 可重构 fpga 多通道数据采集
在线阅读 下载PDF
基于FPGA的动态可重构体系结构 被引量:8
9
作者 蔡启先 蔡洪波 +1 位作者 黄晓璐 蔡启仲 《计算机应用》 CSCD 北大核心 2006年第7期1741-1743,共3页
提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构,并通过寄存器与网络来保存和传递数据流和配置流,实现了二者的优势互补。以具体实验对该方案进行了验证。
关键词 动态可重构 阵列 fpga
在线阅读 下载PDF
FPGA动态可重构数字电路容错系统的研究 被引量:19
10
作者 朱明程 温粤 《东南大学学报(自然科学版)》 EI CAS CSCD 2000年第4期138-142,共5页
在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容... 在介绍FPGA动态可重构技术原理的基础上 ,探讨了该技术在数字电路容错系统中的应用方法和构成原理 ,并针对某心脏起搏器电路系统 ,采用FPGA动态可重构方法进行了系统的容错设计与实验 .结果表明 ,FPGA动态可重构容错系统作为数字电路容错系统设计的新方法 ,和传统的容错系统相比 ,不仅大大节省硬件资源的开销 ,且自适应能力强 。 展开更多
关键词 fpga 动态可重构 数字电路 容错系统
在线阅读 下载PDF
一种可局部动态实时重构的演化硬件平台 被引量:5
11
作者 张强 周军 于晓洲 《西北工业大学学报》 EI CAS CSCD 北大核心 2011年第5期761-765,共5页
为实现演化硬件能随外部环境的变化而自适应地改变芯片内部硬件结构的功能,设计了一种基于可编程片上系统的演化硬件平台。首先,该平台克服了商用FPGA的重构系统对演化硬件支持不足的问题,可以进行局部动态实时重构,且重构速度达到了1 6... 为实现演化硬件能随外部环境的变化而自适应地改变芯片内部硬件结构的功能,设计了一种基于可编程片上系统的演化硬件平台。首先,该平台克服了商用FPGA的重构系统对演化硬件支持不足的问题,可以进行局部动态实时重构,且重构速度达到了1 600 Mbps。其次,该平台中的重构颗粒度可以灵活设计,避免了FPGA中重构粒度太细,电路染色体长度过长引起演化算法搜索时间过久的问题。最后,在EP2C50芯片上实现了该平台,并利用改进的遗传算法在该平台上进行了4种实际电路的演化实验。实验结果表明,规模为100的种群每演化一代的耗时约为0.07 s,验证了该平台进行硬件演化的有效性。 展开更多
关键词 演化硬件 fpga 动态可重构 片上系统
在线阅读 下载PDF
基于动态可重构FPGA的自演化硬件概述 被引量:13
12
作者 姚爱红 张国印 关琳 《智能系统学报》 2008年第5期436-442,共7页
演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值.自演化硬件是在硬件内部完成遗传操作和... 演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值.自演化硬件是在硬件内部完成遗传操作和适应度计算,利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法,模拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑,找到最优或较优的设计结果,从而实现自适应硬件.当电路发生故障时,自演化硬件自动搜索新的配置,利用片上冗余资源取代故障区域,从而实现自修复硬件.介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状,总结并提出了亟待解决的关键技术,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一. 展开更多
关键词 演化硬件 动态可重构 染色体编码 fpga
在线阅读 下载PDF
基于EAPR流程的动态局部可重构实现 被引量:6
13
作者 薛建伟 张杰 关永 《计算机工程》 CAS CSCD 北大核心 2010年第23期252-254,共3页
介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex-Ⅱ Pro开发板上... 介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex-Ⅱ Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。 展开更多
关键词 EAPR流程 现场可编程门阵列 动态局部可重构 时/空复用
在线阅读 下载PDF
局部动态重构在SOPC中的应用 被引量:5
14
作者 黄俊 朱明程 《深圳大学学报(理工版)》 EI CAS 北大核心 2006年第4期351-355,共5页
提出一种在Xilinx平台上基于模块的局部重构设计方法,并将其应用在片上可编程系统SOPC中.在现有Xilinx软硬件平台上,以XC2VP40内嵌的PowerPC处理器内核为基础,通过XC2VP40内部配置访问通道(ICAP),对挂在OPB总路线上的DCTIP模块和IDCTIP... 提出一种在Xilinx平台上基于模块的局部重构设计方法,并将其应用在片上可编程系统SOPC中.在现有Xilinx软硬件平台上,以XC2VP40内嵌的PowerPC处理器内核为基础,通过XC2VP40内部配置访问通道(ICAP),对挂在OPB总路线上的DCTIP模块和IDCTIP模块进行动态重构.该方法实现了局部重构技术在SOPC中的应用,及FPGA硬件资源的高速时分复用,降低了系统功耗,提高了系统硬件资源的利用率. 展开更多
关键词 动态重构 现场可编程逻辑阵列 OPB总线 局部重构
在线阅读 下载PDF
动态可重构FPGA布局算法
15
作者 张寒 吴岩松 +1 位作者 赵森 孟成栋 《电光与控制》 北大核心 2014年第4期77-80,共4页
SRAM(Static Random Access Memory)型FPGA凭借其动态结构调整的灵活性等特点,被广泛应用于工业领域。针对动态可重构功能单元的布局问题,分析了模拟退火解决方案的局限性,提出了基于电路分层划分和时延驱动的在线布局算法。算法首先按... SRAM(Static Random Access Memory)型FPGA凭借其动态结构调整的灵活性等特点,被广泛应用于工业领域。针对动态可重构功能单元的布局问题,分析了模拟退火解决方案的局限性,提出了基于电路分层划分和时延驱动的在线布局算法。算法首先按最小分割原则将电路划分为一定数目的层,然后按自顶向下的原则在芯片的每一层中布局划分出的层,同时保证电路关键路径的延时最小。实验结果表明,所述算法在时延、线长和运行时间方面均优于VPR算法。 展开更多
关键词 大规模集成电路 动态可重构 布局 FIELD PROGRAMMABLE GATE ARRAY ( fpga)
在线阅读 下载PDF
基于FPGA动态重构的多功能测试技术研究及应用验证 被引量:3
16
作者 邹孝付 李星仪 《现代制造工程》 CSCD 北大核心 2019年第3期102-107,共6页
针对目前测试装备与被测对象之间呈现出的"多对多"测试格局,结合FPGA动态重构研究一种多功能测试技术。首先从测试前端、典型信号等效器、测试后端三个方面给出了总体研究方案;然后在阐述了FPGA重构原理的前提下,重点研究了... 针对目前测试装备与被测对象之间呈现出的"多对多"测试格局,结合FPGA动态重构研究一种多功能测试技术。首先从测试前端、典型信号等效器、测试后端三个方面给出了总体研究方案;然后在阐述了FPGA重构原理的前提下,重点研究了作为测试前端关键技术的FPGA远程动态重构实现方式;以航天装备地面测试为背景,设计了集成多种总线接口的典型信号等效器;从测试算法IP库、上位机等方面设计了测试后端;最后基于上述关键技术研制了多功能测试硬件平台,并开展了应用验证,为促进测试装备与被测对象之间向着"一对多"方向发展提供了一定的理论和方法参考。 展开更多
关键词 多功能测试 fpga 动态重构
在线阅读 下载PDF
一种动态可重构IP系统设计研究 被引量:2
17
作者 蔡洪波 蔡启先 +1 位作者 黄晓璐 蔡启仲 《小型微型计算机系统》 CSCD 北大核心 2007年第5期926-930,共5页
针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统... 针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证. 展开更多
关键词 动态可重构 动态可重构IP 动态可重构阵列 IP模块 fpga
在线阅读 下载PDF
基于FPGA部分重构的系统综合技术研究 被引量:1
18
作者 袁仁清 《四川兵工学报》 CAS 2013年第12期14-16,共3页
分析了多功能系统综合的经典结构,结合FPGA动态部分重构技术和分区操作系统技术,对可能的改进结构进行了探讨;这些新技术的应用,可减少信号处理模块中器件的数量和模块的体积和功耗;并且可减少多功能系统的模块数量、体积和功耗。
关键词 fpga 动态部分重构 ARINC653分区操作系统
在线阅读 下载PDF
基于FPGA的可重构信号发生器
19
作者 孙玉国 孟光 《噪声与振动控制》 CSCD 北大核心 2006年第3期104-105,共2页
信号发生器在动态测试领域有重要应用。借鉴电子设计自动化EDA领域的可重构思想,以现场可编程门阵列FPGA为载体,对信号发生器的开放式体系架构进行了试验研究。所设计的信号发生器具有参数易调节与小尺寸低功耗等特点,可方便下载地震波... 信号发生器在动态测试领域有重要应用。借鉴电子设计自动化EDA领域的可重构思想,以现场可编程门阵列FPGA为载体,对信号发生器的开放式体系架构进行了试验研究。所设计的信号发生器具有参数易调节与小尺寸低功耗等特点,可方便下载地震波或路面载荷等现场信号,从而为结构动态测试提供参考激励。进行了压电悬臂梁激振试验,验证了设计方法的可行性。 展开更多
关键词 振动与波 fpga 信号发生器 可重构 动态测试
在线阅读 下载PDF
一种基于模拟退火的动态部分可重构系统划分-调度联合优化算法 被引量:5
20
作者 王喆 唐麒 +1 位作者 王玲 魏急波 《计算机科学》 CSCD 北大核心 2020年第8期26-31,共6页
基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域得到广泛应用。DPR系统中的重构区域划分和任务调度决定了整个系统的性能,因此如何对DPR系统的逻辑资源划... 基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域得到广泛应用。DPR系统中的重构区域划分和任务调度决定了整个系统的性能,因此如何对DPR系统的逻辑资源划分和调度问题进行建模,并设计高效的求解算法是保证系统性能的关键。在建立划分和调度模型的基础上,设计了基于模拟退火(Simulated Annealing,SA)的DPR系统划分-调度联合优化算法,用于优化重构区域的划分方案和任务调度。文中提出了一种新型新解产生方法,可有效跳过不可行解及较差解,加快了对解空间的搜索并提高了算法的收敛速度。实验结果表明,与混合整数线性规划(Mixed Integral Linear Programming,MILP)和IS-k两种算法相比,提出的基于SA的算法的时间复杂度更低;且针对大规模应用,该算法能够在较短的时间内获得较好的划分与调度结果。 展开更多
关键词 动态部分可重构 模拟退火 调度 划分 fpga
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部