星载SAR实时成像处理器的FPGA实现 被引量：19

1

作者 熊君君 王贞松 +1 位作者 姚建平 石长振 《电子学报》 EI CAS CSCD 北大核心 2005年第6期1070-1072,共3页

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片... 本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求. 展开更多

关键词 CS算法 实时成像处理器 fpga 流水处理 并行处理

在线阅读 下载PDF 职称材料

基于FPGA的FIR滤波器设计方法的研究 被引量：16

2

作者 杨丽杰 崔葛瑾 《东华大学学报（自然科学版）》 CAS CSCD 北大核心 2006年第6期93-96,106,共5页

介绍了应用流水线技术、分布式算法对FIR滤波器在FPGA硬件实现上的优化设计,并以Altera公司的DSPBuilder为例,详述了采用新一代DSP辅助设计工具,将MATLAB的Simulink环境和FPGA开发工具组合在一起,进行DSP设计的通用流程。

关键词 fpga FIR滤波器 流水线技术 分布式算法 DSP BUILDER

在线阅读 下载PDF 职称材料

基于CORDIC算法的双曲正余弦函数FPGA实现 被引量：10

3

作者 周晓青 李合生 +1 位作者 陶荣辉 蔡英武 《信息与电子工程》 2010年第2期211-214,共4页

作为一种快速精确进行超越函数运算的方法,坐标旋转数字计算(CORDIC)算法在现代工程实践中获得了广泛应用。本文简要介绍了该算法的基本原理,给出了具体的计算方法,并以双曲正余弦函数的求取为例,给出了CORDIC算法在FPGA中的实现方法,... 作为一种快速精确进行超越函数运算的方法,坐标旋转数字计算(CORDIC)算法在现代工程实践中获得了广泛应用。本文简要介绍了该算法的基本原理,给出了具体的计算方法,并以双曲正余弦函数的求取为例,给出了CORDIC算法在FPGA中的实现方法,在集成综合环境(ISE)平台上进行了仿真。结果表明,由于采用了流水线结构,算法精度较高,实时性较好。另外,通过Matlab相应的算法进行了仿真,得出迭代次数和计算误差之间的关系曲线,有助于实际应用中选择迭代次数。 展开更多

关键词 CORDIC算法 双曲正弦函数 双曲余弦函数 现场可编程门阵列 流水线结构

在线阅读 下载PDF 职称材料

Laplacian图像边缘检测器的FPGA实现研究 被引量：4

4

作者 谭会生 《电子设计工程》 2009年第3期25-27,共3页

介绍了Laplacian边缘检测算法模型,边缘检测工作流程,分布式运算原理,阐述了用FPGA实现的一个Lapla-cian图像边缘检测器的设计,包括系统总体设计,主要模块的设计思想和系统仿真结果。该检测器采用了流水式数据输入和高速分布式卷积运算... 介绍了Laplacian边缘检测算法模型,边缘检测工作流程,分布式运算原理,阐述了用FPGA实现的一个Lapla-cian图像边缘检测器的设计,包括系统总体设计,主要模块的设计思想和系统仿真结果。该检测器采用了流水式数据输入和高速分布式卷积运算等技术,具有良好的实时处理性能,若系统工作时钟为100 MHz,则处理一幅1024×1024的图像的时间仅需0.01 s左右。 展开更多

关键词 图像处理 Laplacian边缘检测器 分布式算法 流水线 fpga

在线阅读 下载PDF 职称材料

基于FPGA的实时PFFT处理器的高效实现

5

作者 凌小峰 宫新保 金荣洪 《上海交通大学学报》 EI CAS CSCD 北大核心 2012年第11期1811-1815,共5页

提出了一种在现场可编程门陈列(FPGA)器件上高效计算实时离散傅里叶变换(DFT)的处理器.该处理器采用实时质因子傅里叶变换(PFFT)算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表(LUT)的分布式算法来获得与FPGA器件基本逻... 提出了一种在现场可编程门陈列(FPGA)器件上高效计算实时离散傅里叶变换(DFT)的处理器.该处理器采用实时质因子傅里叶变换(PFFT)算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表(LUT)的分布式算法来获得与FPGA器件基本逻辑单元适配的特性;利用质数点DFT的循环卷积特性来显著降低LUT的规模.根据该方法,设计了一个16位、1 105点的实时PFFT处理器,并在Xilinx Virtex5FPGA平台上进行了实现验证.结果表明,该处理器达到了比现有1 024点快速傅里叶变换(FFT)更少的资源占用和更高的资源利用效率. 展开更多

关键词 质因子傅里叶变换 快速傅里叶变换 现场可编程门陈列 分布式算法 级联流水结构

在线阅读 下载PDF 职称材料

高速RS(204,188)译码器的FPGA实现

6

作者 许林峰 《电讯技术》 2007年第4期152-155,共4页

介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗。译码器的最大时钟频率可以达到75MHz。译码器的性... 介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗。译码器的最大时钟频率可以达到75MHz。译码器的性能仿真和FPGA实现验证了该方案的可行性。 展开更多

关键词 数字视频广播 RS(204 188)译码器 流水线 BM算法 现场可编程门阵列 硬件描述语言

在线阅读 下载PDF 职称材料

基于FPGA的CABAC算术编码器设计 被引量：2

7

作者 王震 张延军 《微电子学与计算机》 CSCD 北大核心 2015年第6期167-170,共4页

提出一种高效率的基于上下文的自适应二进制算术熵编码(CABAC)的算术编码架构.CABAC是新型H.264/AVC视频压缩标准采用的熵编码机制.当代超高清视频技术的发展,对算术编码的压缩效率提出了越来越苛刻的要求.但CABAC算法复杂度高,硬件实... 提出一种高效率的基于上下文的自适应二进制算术熵编码(CABAC)的算术编码架构.CABAC是新型H.264/AVC视频压缩标准采用的熵编码机制.当代超高清视频技术的发展,对算术编码的压缩效率提出了越来越苛刻的要求.但CABAC算法复杂度高,硬件实现难度大.为了满足CABAC的性能要求,提出一种快速高效的算术编码硬件加速器,通过采用双路径存储上下文和多级流水线设计,消除了数据依赖,用很小的代价获得了较高的吞吐率. 展开更多

关键词 CABAC 流水线 fpga 算术编码

在线阅读 下载PDF 职称材料

高速浮点运算单元的FPGA实现 被引量：6

8

作者 张小妍 邵杰 《信息化研究》 2009年第11期24-27,30,共5页

运用流水线技术对单精度浮点乘法和加法运算单元进行了优化设计。浮点加法器采用了改进的双路径结构,重点对移位单元和前导1检测单元的结构进行了优化。浮点乘法器在对被乘数进行Booth编码后,采用改进的4-2压缩器构成Wallace树,在简化... 运用流水线技术对单精度浮点乘法和加法运算单元进行了优化设计。浮点加法器采用了改进的双路径结构,重点对移位单元和前导1检测单元的结构进行了优化。浮点乘法器在对被乘数进行Booth编码后,采用改进的4-2压缩器构成Wallace树,在简化逻辑的同时,提高了系统的吞吐率。经过仿真验证,在Virtex-4系列FPGA(现场可编程门阵列)上,浮点加法器的最高运行速率达到405 MHz,浮点乘法器的最高运行速率达到429 MHz。 展开更多

关键词 浮点运算 fpga 流水线技术

在线阅读 下载PDF 职称材料

JPEG2000算术解码器的VLSI实现 被引量：2

9

作者 方晗 黄全平 +1 位作者 周荣政 洪志良 《电子科技大学学报》 EI CAS CSCD 北大核心 2006年第6期920-923,共4页

介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理。针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证。采用了TSMC0.25μm工艺,进行了ASIC的实现。

关键词 JPEG2000 算术编码器 流水线 MQ编码

在线阅读 下载PDF 职称材料

基于上下文的自适应二进制算术编码的硬件实现 被引量：1

10

作者 陈光化 陆桂富 武凯 《微电子学与计算机》 CSCD 北大核心 2006年第11期16-18,25,共4页

文章提出了一种适用H.264标准的自适应算术编码器的VLSI实现方案,它对算术编码的结构做了改进,用查表代替了乘法操作,并采用流水线结构实现,获得了较高的吞吐速率。在采用Verilog语言对编码模块进行描述后,用ALTEAR公司的现场可编程门阵... 文章提出了一种适用H.264标准的自适应算术编码器的VLSI实现方案,它对算术编码的结构做了改进,用查表代替了乘法操作,并采用流水线结构实现,获得了较高的吞吐速率。在采用Verilog语言对编码模块进行描述后,用ALTEAR公司的现场可编程门阵列(FPGA)进行仿真验证。实验表明,这种流水线结构的算术编码器能够获得较高的编码速度。 展开更多

关键词 算术编码 流水线 fpga

在线阅读 下载PDF 职称材料

JPEG2000中算术编码的VLSI结构设计 被引量：1

11

作者 乔世杰 樊炜 高勇 《电子器件》 CAS 2008年第2期492-495,共4页

算术编码算法对于无损数据压缩是一种非常有效的方法,它已经被JPEG2000标准所采用。通过研究JPEG2000标准中的算术编码算法,设计了一种算术编码器的VLSI结构。该设计用Verilog语言进行了RTL级描述,然后用Modelsim对电路进行了仿真,经Qua... 算术编码算法对于无损数据压缩是一种非常有效的方法,它已经被JPEG2000标准所采用。通过研究JPEG2000标准中的算术编码算法,设计了一种算术编码器的VLSI结构。该设计用Verilog语言进行了RTL级描述,然后用Modelsim对电路进行了仿真,经Quartus综合以后在FPGA上进行了验证。实验表明,在Altera的芯片EP2C35F672C8上,该设计最高工作时钟可达63.37MHz,可以作为IP核应用于JPEG2000图像编码芯片中。 展开更多

关键词 无损数据压缩 JPEG2000 算术编码器 fpga

在线阅读 下载PDF 职称材料

基于改进DA算法和流水线技术的FIR数字滤波器设计 被引量：1

12

作者 周大鹏 何光普 陈莉明 《煤炭技术》 CAS 北大核心 2012年第3期33-35,共3页

提出了一种改进的分布式算法和一种具有流水线结构的加法树乘法器,设计了一种在FPGA上实现的FIR数字滤波器。介绍了改进的DA算法,对采用FPGA实现直接型结构移位相加乘法器FIR滤波器和改进DA算法的高速FIR滤波器的性能进行了比较。用VHDL... 提出了一种改进的分布式算法和一种具有流水线结构的加法树乘法器,设计了一种在FPGA上实现的FIR数字滤波器。介绍了改进的DA算法,对采用FPGA实现直接型结构移位相加乘法器FIR滤波器和改进DA算法的高速FIR滤波器的性能进行了比较。用VHDL在Quartus II平台上进行了仿真,给出了实现高效滤波功能的设计结果及不同算法的资源占用比较。 展开更多

关键词 FIR滤波器 分布式算法 流水线 VHDL fpga

在线阅读 下载PDF 职称材料