常用逻辑门芯片测试装置研究与设计 被引量：4

1

作者 刘艳 唐海贤 +2 位作者 景昊 张斌 高茜 《实验技术与管理》 CAS 北大核心 2017年第1期94-97,103,共5页

结合数字电路相关课程的改革,针对数字电路中常用的74/54系列逻辑门芯片,研究并设计了一种基于单片机最小系统的常用逻辑门芯片测试装置。该装置为电子技术相关理论和实践教学提供了快速、直观、稳定的测试方式,提高了实验室芯片检测的... 结合数字电路相关课程的改革,针对数字电路中常用的74/54系列逻辑门芯片,研究并设计了一种基于单片机最小系统的常用逻辑门芯片测试装置。该装置为电子技术相关理论和实践教学提供了快速、直观、稳定的测试方式,提高了实验室芯片检测的效率与准确率,同时也提高了理论与实验课程的教学效果。 展开更多

关键词 数字电路 逻辑门 芯片测试 实践教学

在线阅读 下载PDF 职称材料

数字微流控生物芯片测试诊断过程分析和优化 被引量：1

2

作者 张玲 邝继顺 +1 位作者 梅军进 林静 《计算机工程与科学》 CSCD 北大核心 2014年第3期411-415,共5页

针对数字微流控生物芯片的测试和诊断过程进行建模和分析,并根据并行测试的分块数和单元出错概率为相应的测试和诊断成本建立函数。通过Matlab对测试诊断成本函数的分析表明:随着并行测试分块数的增大,测试诊断成本的变化趋势不明显,也... 针对数字微流控生物芯片的测试和诊断过程进行建模和分析,并根据并行测试的分块数和单元出错概率为相应的测试和诊断成本建立函数。通过Matlab对测试诊断成本函数的分析表明:随着并行测试分块数的增大,测试诊断成本的变化趋势不明显,也就是说,并行测试的分块数对测试诊断成本的影响不大;而随着单元出错概率p的增加,测试成本呈明显的增加趋势,且增加的幅度较大。另外,诊断过程中,根据单元出错概率对出错的子阵列再进行诊断,诊断过程必须持续若干次,直到所有故障定位后才能结束。在这些诊断中,针对最后一次定位的诊断成本是最大的,而且与其他次的诊断过程的成本相差几十个数量级,决定了总成本的大小。这些结论为数字微流控生物芯片的测试和诊断过程优化提供重要的理论依据,并为测试诊断方法的设计提供指导。 展开更多

关键词 数字微流控生物芯片测试 生物芯片阵列规模 测试诊断 测试成本

在线阅读 下载PDF 职称材料

基于ISO14443A协议的RFID集成电路芯片测试系统的研究设计分析 被引量：5

3

作者 贾应炜 《现代电子技术》 2014年第17期97-99,共3页

基于ISO14443A协议的RFID集成电路芯片测试系统的设计研究对改善当前ATE的高成本、性能浪费等现象有积极意义。基于ISO14443A协议,利用RFID集成电路芯片设计了一个系统,从软硬件两个方面进行设计调试,并配合优化方案解决设计问题,最终... 基于ISO14443A协议的RFID集成电路芯片测试系统的设计研究对改善当前ATE的高成本、性能浪费等现象有积极意义。基于ISO14443A协议,利用RFID集成电路芯片设计了一个系统,从软硬件两个方面进行设计调试,并配合优化方案解决设计问题,最终结果表明设计系统运行效果佳,稳定性好,对于工业集成电路芯片测试系统的研究有一定价值。 展开更多

关键词 集成电路芯片测试系统 设计 ISO14443A协议 RFID集成电路

在线阅读 下载PDF 职称材料

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

4

作者 程晓军 葛宁 冯重熙 《电讯技术》 北大核心 2001年第5期13-17,共5页

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ... 为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ,该模型具有结构简单、多接口、高效率、调试使用方便等特点。本文对此CPU模型的设计思想。 展开更多

关键词 专用集成电路 硬件描述语言 芯片测试 多接口CPU模型

在线阅读 下载PDF 职称材料

一种基于FPGA的芯片测试多通道串口扩展设计 被引量：7

5

作者 徐玉丹 陶辉 +1 位作者 秦龙 马世伟 《电子测量技术》 2013年第3期89-93,共5页

为了满足智能卡芯片的测试需求,在降低测试成本、提高测试速度的基础上,给出了一种在FPGA上实现的芯片测试的多通道串口扩展器设计,主要包括仲裁器设计、多路选择器以及显示译码器的设计。FPGA采用EP1C12Q240C8,利用状态机实现仲裁器,... 为了满足智能卡芯片的测试需求,在降低测试成本、提高测试速度的基础上,给出了一种在FPGA上实现的芯片测试的多通道串口扩展器设计,主要包括仲裁器设计、多路选择器以及显示译码器的设计。FPGA采用EP1C12Q240C8,利用状态机实现仲裁器,并改进了仲裁器电路结构,以提高扩展器工作速度,且结构简单,面积小。数据选择器以及显示译码器采用组合逻辑实现。利用Modelsim分别对加busy判断的轮换仲裁,以及状态机实现的仲裁进行仿真。实验和应用结果表明了设计的有效性,并且状态机仲裁提升了系统的性能。 展开更多

关键词 FPGA 芯片测试 串口扩展 仲裁器

在线阅读 下载PDF 职称材料

MEMS悬臂梁式芯片测试探卡 被引量：3

6

作者 汪飞 李昕欣 +1 位作者 郭南翔 封松林 《传感技术学报》 CAS CSCD 北大核心 2008年第3期420-423,共4页

针对集成电路圆片级测试需要,利用MEMS技术设计制作了一种悬臂梁式芯片测试探卡。每个悬臂梁在设计时可以承受25mN的探测力,同时使探针针尖产生20μm以上的位移。通过独特的双面金属覆盖设计,电学测试信号可以成功地从位于硅悬臂梁下方... 针对集成电路圆片级测试需要,利用MEMS技术设计制作了一种悬臂梁式芯片测试探卡。每个悬臂梁在设计时可以承受25mN的探测力,同时使探针针尖产生20μm以上的位移。通过独特的双面金属覆盖设计,电学测试信号可以成功地从位于硅悬臂梁下方的探针针尖,引到位于玻璃上层的封装焊盘,并进而与自动测试仪器连接。由于采用了二次台阶的结构设计,相邻探针之间可以实现金属自隔断。初步测试表明,探针针尖到引线的电阻值在0.8Ω以下,而相邻探针之间的绝缘电阻则高达500GΩ。硅悬臂梁的弹性系数为1126.8Nm-1,与设计值相吻合。 展开更多

关键词 微机械探卡 芯片测试 悬臂梁 接触电阻

在线阅读 下载PDF 职称材料

基于FPGA的实验室常用芯片测试仪 被引量：1

7

作者 巫新民 任艳频 +3 位作者 秦俭 陈莉平 阎捷 任勇 《半导体技术》 CAS CSCD 北大核心 2010年第7期637-639,共3页

针对电子技术实验无法进行多芯片同时测试的问题,提出了一种基于FPGA和上下位机联动配置技术的智能式多芯片测试方案。该方案实现了同一插槽测试不同芯片和集成电路测试台上多个芯片同时测试的功能。介绍了Verilog硬件描述语言编程下载... 针对电子技术实验无法进行多芯片同时测试的问题,提出了一种基于FPGA和上下位机联动配置技术的智能式多芯片测试方案。该方案实现了同一插槽测试不同芯片和集成电路测试台上多个芯片同时测试的功能。介绍了Verilog硬件描述语言编程下载和上位机控制方法与实现技术,有效解决了实验室常用芯片中不同类型芯片电源管脚上电的难题,利用FPGA器件实现了低功耗和系统可再编程升级,对于提高高校电子技术基础实验的水平和效率具有重要的实用价值。 展开更多

关键词 多芯片测试 现场可编程门阵列 上位机 智能控制

在线阅读 下载PDF 职称材料

IC测试原理-芯片测试原理 被引量：5

8

作者 许伟达 《半导体技术》 CAS CSCD 北大核心 2006年第7期512-514,519,共4页

关键词 测试原理 芯片测试 IC 生产过程 芯片开发 逻辑芯片 原理应用 混合信号 无线芯片 存储器

在线阅读 下载PDF 职称材料

规划综合性强、性价比高的芯片测试策略 被引量：2

9

作者 Ressell Schlager 《半导体技术》 CAS CSCD 北大核心 2003年第6期38-40,52,共4页

得益于芯片设计方法的不断提高,以及高密度工艺技术,如今生产的数字、模拟模块集成到一块芯片中的系统芯片,其尺寸小巧,功能强大。随之也引发了一个前所未有的挑战——生产商该如何测试这些芯片,且使测试过程高效廉价。正因为将多种功... 得益于芯片设计方法的不断提高,以及高密度工艺技术,如今生产的数字、模拟模块集成到一块芯片中的系统芯片,其尺寸小巧,功能强大。随之也引发了一个前所未有的挑战——生产商该如何测试这些芯片,且使测试过程高效廉价。正因为将多种功能模块集成到了一块芯片当中,使得传统的测试方法无法应用到系统芯片中去。为了解决系统芯片测试问题,一个更为全面、综合的测试方法产生了,这种方法更好地帮助实现从设计到测试的过渡,加快样片的质量验证,并能提高大批量产品测试的性价比。这种方法的核心是高效的测试开发能力,可以满足复杂测试的产量要求。此测试平台具有能适应复杂的模拟、数字测试性能的仪器。尽管系统芯片日趋复杂,这种方法通过有效地平衡设计与测试资源,向用户提供了更为有效的测试方案,缩短了测试时间。 展开更多

关键词 芯片测试 系统芯片 集成混合信号设计 测试方案 交互式 生产测试

在线阅读 下载PDF 职称材料

IC测试原理-射频/无线芯片测试基础

10

作者 许伟达 《半导体技术》 CAS CSCD 北大核心 2006年第8期588-590,602,共4页

关键词 芯片测试 测试原理 无线芯片 射频 IC 生产过程 芯片开发 逻辑芯片 混合信号

在线阅读 下载PDF 职称材料

上海微技术工研院牵手美国国家仪器引领国内射频及微波芯片测试技术研发

11

《电子测量与仪器学报》 CSCD 北大核心 2016年第2期303-303,共1页

上海微技术工业研究院（SITRI）作为致力于＂超越摩尔＂半导体技术及物联网应用研发和产业化的协同创新中心,宣布与美国国家仪器公司（National Instruments,简称NI）签署合作,联合成立＂射频及微波芯片（RFIC/MMIC）测试技术联合实验... 上海微技术工业研究院（SITRI）作为致力于＂超越摩尔＂半导体技术及物联网应用研发和产业化的协同创新中心,宣布与美国国家仪器公司（National Instruments,简称NI）签署合作,联合成立＂射频及微波芯片（RFIC/MMIC）测试技术联合实验室”，通过与在该领域测试技术拥有深厚积淀的NI合作，进一步提升上海微技术工研院的研发能力，引领我国RFIC／MMIC测试技术迈向国际化水平。 展开更多

关键词 美国国家仪器 微技术 芯片测试 工业研究院 物联网 测试技术 半导体技术 应用研发 RFIC 联合实验室

在线阅读 下载PDF 职称材料

可寻址测试芯片测试结构自动分配算法研究 被引量：1

12

作者 邵康鹏 史峥 张培勇 《机电工程》 CAS 2013年第9期1147-1152,共6页

为了缓解由于可寻址测试芯片自动化设计方法的缺失所带来的设计效率低下、设计稳定性不足等问题,针对可寻址测试芯片设计过程中的测试结构分配环节,将线性规划应用到测试结构的自动分配算法中。通过整理现有的手动分配测试结构的方法,... 为了缓解由于可寻址测试芯片自动化设计方法的缺失所带来的设计效率低下、设计稳定性不足等问题,针对可寻址测试芯片设计过程中的测试结构分配环节,将线性规划应用到测试结构的自动分配算法中。通过整理现有的手动分配测试结构的方法,得到了一套测试结构分配的基本规则;同时,将这些分配规则转换为多元一次不等式的数学表述,从而构建了针对测试结构分配环节、基于线性规划的数学模型,根据该数学模型,可以发展出一个自动分配器以快速、自动地解决可寻址测试芯片的测试结构分配问题。研究结果表明,基于线性规划的自动分配器可以在数分钟内完成上千个测试结构的自动分配;同时,自动分配器会在考虑各种测试结构分配的基本规则的前提下,在测试单元空间利用率上得到一个最优化组合方案。 展开更多

关键词 可寻址测试芯片 分配算法 线性规划

在线阅读 下载PDF 职称材料

智能化芯片设计程序测试研究综述 被引量：1

13

作者 李晓鹏 闫明 +5 位作者 樊兴宇 唐振韬 开昰雄 郝建业 袁明轩 陈俊洁 《软件学报》 北大核心 2025年第6期2453-2476,共24页

在当今智能化的时代背景下,芯片作为智能电子设备的核心组件,在人工智能、物联网、5G通信等诸多领域发挥着关键作用,保障芯片的正确性、安全性和可靠性至关重要.在芯片的开发流程中,开发人员首先需要利用硬件描述语言,将芯片设计实现成... 在当今智能化的时代背景下,芯片作为智能电子设备的核心组件,在人工智能、物联网、5G通信等诸多领域发挥着关键作用,保障芯片的正确性、安全性和可靠性至关重要.在芯片的开发流程中,开发人员首先需要利用硬件描述语言,将芯片设计实现成软件形式(即芯片设计程序),然后再进行物理设计并最终流片(即生产制造).作为芯片设计制造的基础,芯片设计程序的质量直接影响了芯片的质量.因此,针对芯片设计程序的测试具有重要研究意义.早期的芯片设计程序测试方法主要依赖开发人员人工设计测试用例来测试芯片设计程序,往往需要大量的人工成本和时间代价.随着芯片设计程序复杂度的日益增长,诸多基于仿真的自动化芯片设计程序测试方法被提出,提升了芯片设计程序测试效率及有效性.近年来,越来越多的研究者致力于将机器学习、深度学习和大语言模型(LLM)等智能化方法应用于芯片设计程序测试领域.调研88篇智能化芯片设计程序测试相关的学术论文,从测试输入生成、测试预言构造及测试执行优化这3个角度对智能化芯片设计程序测试已有成果进行整理归纳,重点梳理芯片设计程序测试方法从机器学习阶段、深度学习阶段到大语言模型阶段的演化,探讨不同阶段方法在提高测试效率和覆盖率、降低测试成本等方面的潜力.同时,介绍芯片设计程序测试领域的研究数据集和工具,并展望未来的发展方向和挑战. 展开更多

关键词 芯片设计程序测试 大语言模型 测试用例生成

在线阅读 下载PDF 职称材料

面向自主芯片频率扫描实速测试的扫描链分析 被引量：1

14

作者 张锦 刘政辉 +1 位作者 扈啸 胡春媚 《电子测量与仪器学报》 CSCD 北大核心 2024年第3期122-132,共11页

随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无... 随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。 展开更多

关键词 实速测试 扫描链 芯片测试 测试向量 路径延时

在线阅读 下载PDF 职称材料

我国人工智能芯片发展探析 被引量：1

15

作者 吴佳青 任大鹏 《中国工程科学》 北大核心 2025年第1期133-141,共9页

人工智能(AI)芯片是支撑智能技术发展的核心硬件,其技术进步对国家科技创新、产业发展、经济增长具有重要意义。本文从云端智能芯片、边端智能芯片、类脑智能芯片3个方面总结了AI芯片的国际发展趋势,分析了我国AI芯片的应用需求,从芯片... 人工智能(AI)芯片是支撑智能技术发展的核心硬件,其技术进步对国家科技创新、产业发展、经济增长具有重要意义。本文从云端智能芯片、边端智能芯片、类脑智能芯片3个方面总结了AI芯片的国际发展趋势,分析了我国AI芯片的应用需求,从芯片设计、制造、封装、测试等方面梳理了相关产业与技术的发展现状及趋势。当前,国产AI芯片的性能、技术、产业链存在短板,亟需开展自主创新与产业协同;国产AI芯片开发面临高成本、长周期的挑战,亟需平衡融资压力并积累发展经验;国内AI芯片领域人才短缺,亟需提高培育质量并控制流失率。为此,论证提出了我国AI芯片的发展路径,即突破技术瓶颈、加速产业化、拓展国际化、实施市场扶持,重点采取技术创新和重点项目建设、新型芯片架构和开源产业生态建设、技术标准体系制定、“产教研”融合等举措,以推动我国AI芯片产业可持续和高质量发展。 展开更多

关键词 人工智能芯片 芯片设计 芯片制造 芯片封装和测试 产业化

在线阅读 下载PDF 职称材料

毫米波矢量调制器芯片的设计和测试 被引量：2

16

作者 侯阳 吴亮 +1 位作者 钱蓉 孙晓玮 《电子测量与仪器学报》 CSCD 2009年第S1期332-336,共5页

矢量调制器芯片作为一种可以直接对载波同时进行幅度和相位调制的新型电路,是目前毫米波通信和雷达系统中的一个研究热点。本文首先利用Agilent ADS软件仿真设计了一款工作在Ka波段的毫米波矢量调制器芯片,并基于先进的GaAs pHEMT工艺... 矢量调制器芯片作为一种可以直接对载波同时进行幅度和相位调制的新型电路,是目前毫米波通信和雷达系统中的一个研究热点。本文首先利用Agilent ADS软件仿真设计了一款工作在Ka波段的毫米波矢量调制器芯片,并基于先进的GaAs pHEMT工艺线流片成功。同时完整的提出了矢量调制器芯片的测试系统和测试流程,利用Agilent的四款仪器设备搭建了一个芯片测试平台,实际测量结果显示,测试系统稳定可靠,该款芯片的各项指标均达到国际先进水平。 展开更多

关键词 毫米波芯片测试 单片集成电路 矢量调制器

在线阅读 下载PDF 职称材料

一种0.11μm SRAM PUF芯片的测试与分析 被引量：3

17

作者 刘登科 刘伟 +4 位作者 宋贺伦 殷志珍 茹占强 吴菲 赵俊君 《电子测量技术》 2019年第17期88-94,共7页

物理不可克隆函数(PUF)是一种新型的信息安全硬件,在物联网、消费电子等领域正得到越来越广泛的应用。由于易于设计和制造,而且性能稳定,基于SRAM的PUF是目前得到工业界最广泛应用的PUF类型。针对一款自主设计的基于华虹0.11μm CMOS工... 物理不可克隆函数(PUF)是一种新型的信息安全硬件,在物联网、消费电子等领域正得到越来越广泛的应用。由于易于设计和制造,而且性能稳定,基于SRAM的PUF是目前得到工业界最广泛应用的PUF类型。针对一款自主设计的基于华虹0.11μm CMOS工艺的SRAM PUF,通过设计FPGA测试电路,PUF芯片测试板,对PUF芯片的片内汉明距离、片间汉明距离、稳定性等关键指标进行了详细测试和分析。测试结果表明,该PUF的片间汉明距离达到42.2%,片内汉明距离20.0%,可以满足身份识别、电子标签等应用的需求。同时,提出了对不稳定位进行筛选的系统级优化方法,可以在不进行模糊提取的情况下将片内汉明距离降低到2.1%。 展开更多

关键词 FPGA SRAM PUF 串口通信 芯片测试

在线阅读 下载PDF 职称材料

基于Harris-Hough算法的芯片初始测试点对准方法 被引量：2

18

作者 梅迪 苏中 刘洪 《中国测试》 CAS 北大核心 2018年第9期121-125,共5页

针对芯片测试设备中的机器视觉系统可以实现芯片自动对准的需求,提出一种基于Harris-Hough算法的芯片初始测试点对准方法。通过Harris角点检测算法获得图像中探针顶端的角点位置,建立图像位置定位基准;通过Hough变换提取芯片初始测试点... 针对芯片测试设备中的机器视觉系统可以实现芯片自动对准的需求,提出一种基于Harris-Hough算法的芯片初始测试点对准方法。通过Harris角点检测算法获得图像中探针顶端的角点位置,建立图像位置定位基准;通过Hough变换提取芯片初始测试点位置,计算芯片初始测试点和探针顶端之间所需移动距离;在不同光学放大倍率下进行粗、细两步对准,达到所需定位精度要求。该方法经过Matlab编程实现,经测试验证,能够有效获得芯片初始测试点及探针顶端的位置坐标,准确度达到0.3μm。经过距离换算,可以为芯片测试设备的运动控制系统提供移动参数。 展开更多

关键词 芯片测试 HARRIS角点检测 HOUGH变换 自动对准

在线阅读 下载PDF 职称材料

RFIC芯片的测试与设计验证 被引量：1

19

作者 范海鹃 王志功 +1 位作者 周建冲 李智群 《现代电子技术》 2006年第24期154-156,共3页

射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进... 射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进行综合考虑。根据这一特点,结合相关芯片的实践经验,讨论射频芯片测试与验证的一般方法和经验技巧,对RFIC的设计具有实用价值。 展开更多

关键词 芯片测试 键合 RFIC设计验证

在线阅读 下载PDF 职称材料

一种基于BCH算法的SRAM PUF芯片的设计、测试与分析 被引量：3

20

作者 张家梁 宋贺伦 《电子测量技术》 北大核心 2021年第6期28-35,共8页

物理不可克隆功能是一种新型的信息安全硬件,在物联网、消费电子等领域得到了越来越广泛的应用。基于SRAM的PUF是工业上应用最广泛的一种类型。基于华宏0.11μm CMOS工艺的SRAM PUF,通过引入BCH算法解决了SRAM的不稳定性造成的误码率问... 物理不可克隆功能是一种新型的信息安全硬件,在物联网、消费电子等领域得到了越来越广泛的应用。基于SRAM的PUF是工业上应用最广泛的一种类型。基于华宏0.11μm CMOS工艺的SRAM PUF,通过引入BCH算法解决了SRAM的不稳定性造成的误码率问题。通过设计单片机测试电路和PUF芯片测试板,对PUF芯片的片内汉明距离、片间汉明距离和稳定性等关键指标进行了详细的测试和分析。测试结果表明,PUF的片间汉明距离达到42.2%,片内汉明距离达到20.0%,并且具有很好地电压稳定性与温度稳定性。在BCH算法纠错机制运行的情况下芯片片内汉明距离降为0,很好地解决了PUF实现过程中的误码率问题。基于本项研究可知,通过BCH算法与SRAM单元相结合的方式可以很好地解决PUF常出现的不稳定性的问题。BCH算法与SRAM单元相结合的PUF芯片可以很好地满足识别、电子标签等应用的需要。 展开更多

关键词 STM32F4单片机 SRAM PUF BCH算法 串口通信 芯片测试

在线阅读 下载PDF 职称材料