期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于NanoSim-VCS的芯片级混合信号验证 被引量:2
1
作者 胡越黎 经文怡 宣祥光 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2009年第1期42-46,共5页
在混合信号系统芯片设计过程中,复杂的全芯片系统验证以及数字单元和模拟IP电路间的接口节点分析成为设计的瓶颈.提出一种基于NanoSim-VCS的混合信号验证方法,以SHU-MV06芯片为具体对象,对一个包括Verilog和SPICE的数模混合系统设计进... 在混合信号系统芯片设计过程中,复杂的全芯片系统验证以及数字单元和模拟IP电路间的接口节点分析成为设计的瓶颈.提出一种基于NanoSim-VCS的混合信号验证方法,以SHU-MV06芯片为具体对象,对一个包括Verilog和SPICE的数模混合系统设计进行验证.这一验证方法在仿真的速度和精度间进行折衷,在保证一定精度的基础上大大缩短了仿真时间,提高了验证效率,使设计人员在早期仿真阶段就能及时发现设计中的问题,改进了设计质量.采用此方法验证的数模混合系统级芯片SHU-MV06一次流片成功,表明了此方法的正确性和有效性. 展开更多
关键词 模拟数字混合信号验证 NanoSim—VCS 片上系统芯片SoC
在线阅读 下载PDF
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现 被引量:3
2
作者 黄继业 谢辉 董哲康 《实验室研究与探索》 CAS 北大核心 2022年第8期14-18,76,共6页
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流... 为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。 展开更多
关键词 通信测试 芯片集成多处理器上系统 第五代移动通信技术 宽带收发器 软件无线电实验平台
在线阅读 下载PDF
片上网络拓朴优化:在离散平面上布局与布线 被引量:8
3
作者 马立伟 孙义和 《电子学报》 EI CAS CSCD 北大核心 2007年第5期906-911,共6页
微系统芯片(System-on-Chip,SoC)发展到今天,集成密度指数增长和芯片面积的急剧膨胀使得全局连线的延时上升,可靠性下降,成为集成电路的设计瓶颈.片上网络(Network-on-Chip,NoC)是解决整个芯片上数据有效传输的结构之一,以片上网络为基... 微系统芯片(System-on-Chip,SoC)发展到今天,集成密度指数增长和芯片面积的急剧膨胀使得全局连线的延时上升,可靠性下降,成为集成电路的设计瓶颈.片上网络(Network-on-Chip,NoC)是解决整个芯片上数据有效传输的结构之一,以片上网络为基础通信架构的微系统芯片称为片上网上系统芯片(System-on-Network-on-Chip,SoNoC).微系统芯片内通信模式兼有随机性和确定性,应该根据特定应用的通信特征设计片上网络.本文在确定SoNoC设计流程的基础上,根据SoNoC的通信特征,选择了合适的离散平面结构,对SoNoC的运算及控制等模块进行布局、对模块间的通信依赖关系进行布线,发展出FRoD(Floor-plan and Routing on Discrete Plane)算法,以自动生成片上网络的拓扑结构.该算法定义了离散平面的一般表示方法,并在四种典型的离散平面上使用不同规模的随机系统完成了系列实验.为了处理系统和网络之间的耦合关系,逐点分裂的布局算法可以逐步学习和适应系统的通信需求,同时优化系统的执行时间和通信能量,在运行随机任务流图的模拟系统上与随机布局结果相比可以节省30%左右的通信能量,20%左右的系统通信时间.串行、并行和串并混合的布线算法使用最短路径把通信关系分布在离散平面的通道上,使不同的通信关系尽量复用网络通道,与全连接网络相比可以节省10%到30%的面积代价. 展开更多
关键词 系统芯片 片上网络 片上上系统芯片 片上网络综合
在线阅读 下载PDF
基于遗传算法的分割可测试设计
4
作者 李宇飞 余宙 付宇卓 《上海交通大学学报》 EI CAS CSCD 北大核心 2007年第11期1774-1777,1782,共5页
基于遗传算法,建立了片上系统芯片(SOC)的图模型,对逻辑级的SOC结构进行精确量化;然后,对模型应用遗传算法进行分析,得到了电路的理想分割结果;最后,基于分割结果,实现一颗SOC的可测试设计(DFT).实验结果表明,在分割的均匀度与附加电路... 基于遗传算法,建立了片上系统芯片(SOC)的图模型,对逻辑级的SOC结构进行精确量化;然后,对模型应用遗传算法进行分析,得到了电路的理想分割结果;最后,基于分割结果,实现一颗SOC的可测试设计(DFT).实验结果表明,在分割的均匀度与附加电路代价方面,该方法相比原有的DFT方法有显著的改进. 展开更多
关键词 片上系统芯片 可测试设计 测试功耗 分割 遗传算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部