随着集成电路制造工艺的发展,VLSI(Very Large Scale Integrated)电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一种基于多级压缩的低功耗测试数据压缩方案.该方案先利用输入精简技术对原测试集进行预处理,以减少测试...随着集成电路制造工艺的发展,VLSI(Very Large Scale Integrated)电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一种基于多级压缩的低功耗测试数据压缩方案.该方案先利用输入精简技术对原测试集进行预处理,以减少测试集中的确定位数量,之后再进行第一级压缩,即对测试向量按多扫描划分为子向量并进行相容压缩,压缩后的测试向量可用更短的码字表示;接着再对测试数据进行低功耗填充,先进行捕获功耗填充,使其达到安全阈值以内,然后再对剩余的无关位进行移位功耗填充;最后对填充后的测试数据进行第二级压缩,即改进游程编码压缩.对ISCAS89基准电路的实验结果表明,本文方案能取得比golomb码、FDR码、EFDR码、9C码、BM码等更高的压缩率,同时还能协同优化测试时的捕获功耗和移位功耗.展开更多
测试数据的规模和容量直接影响了片上系统的测试成本,故提出了一种测试数据编码的压缩算法———M in Comp.该方法采用不等间距的编码方式,根据测试数据中游程长度的统计分布情况来调整各组数据的大小,从而提高测试数据的压缩率,降低了...测试数据的规模和容量直接影响了片上系统的测试成本,故提出了一种测试数据编码的压缩算法———M in Comp.该方法采用不等间距的编码方式,根据测试数据中游程长度的统计分布情况来调整各组数据的大小,从而提高测试数据的压缩率,降低了测试成本.为了使编码算法对应的解码电路的硬件开销最小化,该算法还引入了前后缀标识位的概念,这样可减小解码电路的规模和复杂度.对ISCAS89benchm ark电路的实验结果表明,采用M in Comp编码方式的压缩效率要比Golomb等编码方法好,而且实现方式简单.展开更多
文摘随着集成电路制造工艺的发展,VLSI(Very Large Scale Integrated)电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一种基于多级压缩的低功耗测试数据压缩方案.该方案先利用输入精简技术对原测试集进行预处理,以减少测试集中的确定位数量,之后再进行第一级压缩,即对测试向量按多扫描划分为子向量并进行相容压缩,压缩后的测试向量可用更短的码字表示;接着再对测试数据进行低功耗填充,先进行捕获功耗填充,使其达到安全阈值以内,然后再对剩余的无关位进行移位功耗填充;最后对填充后的测试数据进行第二级压缩,即改进游程编码压缩.对ISCAS89基准电路的实验结果表明,本文方案能取得比golomb码、FDR码、EFDR码、9C码、BM码等更高的压缩率,同时还能协同优化测试时的捕获功耗和移位功耗.
文摘测试数据的规模和容量直接影响了片上系统的测试成本,故提出了一种测试数据编码的压缩算法———M in Comp.该方法采用不等间距的编码方式,根据测试数据中游程长度的统计分布情况来调整各组数据的大小,从而提高测试数据的压缩率,降低了测试成本.为了使编码算法对应的解码电路的硬件开销最小化,该算法还引入了前后缀标识位的概念,这样可减小解码电路的规模和复杂度.对ISCAS89benchm ark电路的实验结果表明,采用M in Comp编码方式的压缩效率要比Golomb等编码方法好,而且实现方式简单.
