基于频域特性的时间交替模数转换系统采样时间误差校正算法 被引量：4

1

作者 刘素娟 齐佩佩 +2 位作者 姜文姝 张美慧 王俊山 《电子学报》 EI CAS CSCD 北大核心 2015年第3期587-590,共4页

时间交替模数转换器(Time-Interleaved ADC,TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range,SFDR).为校正采样时间相对误差,本文基于TIADC输出与模拟输入信号之间的频域关系,提出一种通过... 时间交替模数转换器(Time-Interleaved ADC,TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range,SFDR).为校正采样时间相对误差,本文基于TIADC输出与模拟输入信号之间的频域关系,提出一种通过消除输出信号中的误差来校准TIADC的算法.该算法在对输出信号频率表达式进行泰勒近似的基础上构建理想输出信号,并采用最小均方差(LMS)算法来估算时间误差,旨在降低硬件设计的复杂度,提高误差校正的精确度.仿真和验证结果表明该校正算法很容易扩展到多通道,并且可以将输出频谱的SFDR提高约47d B. 展开更多

关键词 时间交替模数转换 采样时间误差 最小均方差

在线阅读 下载PDF 职称材料

基于Cortex-M3处理器的时间交替采样系统的设计 被引量：1

2

作者 赵祥 周建斌 +2 位作者 周靖 喻杰 郝宽 《仪表技术与传感器》 CSCD 北大核心 2015年第12期100-102,共3页

设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度... 设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度、1MSPS的采样基础上,将数据采样率提升到了2MSPS。 展开更多

关键词 时间交替采样 抗混叠滤波器 32位处理器 直接存储器存取

在线阅读 下载PDF 职称材料

一种时间交替采样的非均匀时延估计技术

3

作者 陈颖 邓洁 杨丽 《电讯技术》 2006年第6期139-141,共3页

给出了一种时间交替采集系统各通道非均匀采样时延偏差的估计方法,分析了非均匀采样信号的频谱特性,介绍了非均匀采样信号时延估计原理。仿真结果表明,该算法可显著提高数据采集系统的性能。

关键词 侦察系统 数据采集 时间交替并行采样 非均匀采样 时延估计

在线阅读 下载PDF 职称材料

基于频域稀疏性的时间交替模数转换器时间相位失配盲测量算法 被引量：3

4

作者 徐祥俊 邹月娴 《电子与信息学报》 EI CSCD 北大核心 2012年第9期2241-2246,共6页

该文研究时间交替模数转换器(TIADC)的通道间时间相位失配参数的盲测量问题。基于TIADC系统架构、输入模拟信号的频域稀疏性和非混叠频率点,以采样定理和欠采样理论为基础,探索TIADC系统输入信号、输出信号以及与子ADC输出信号之间的频... 该文研究时间交替模数转换器(TIADC)的通道间时间相位失配参数的盲测量问题。基于TIADC系统架构、输入模拟信号的频域稀疏性和非混叠频率点,以采样定理和欠采样理论为基础,探索TIADC系统输入信号、输出信号以及与子ADC输出信号之间的频谱关系,推导出了一种新的基于非混叠频率点的相对频谱的离散傅里叶逆变换序列的相位信息的TIADC通道间时间相位失配参数的盲测量算法。仿真实验表明该文所提出的盲测量算法具有可以与正弦拟合算法相比拟的参数测量精度,并且具有对噪声不敏感,对输入信号频率无限制,对TIADC系统通道数无限制,不需要对输入信号过采样等突出优点。TIADC系统真实捕获数据测试进一步验证了该算法的准确性和有效性。 展开更多

关键词 时间交替模数转换器 时间相位失配 盲测量 欠采样 频域稀疏性

在线阅读 下载PDF 职称材料

时间交替采样系统的误差测量与FPGA实现 被引量：7

5

作者 朱子翰 吕幼新 《电子测量技术》 2011年第3期54-56,共3页

时间交替采样结构是模数转换中提高采样率的1种有效方法。但由于器件工艺限制,每个通道的不一致性会引入通道失配误差,而这些误差会导致信号存在较大的杂散分量,将会严重影响ADC的性能。通道误差包括增益误差、时间误差、偏置误差。提... 时间交替采样结构是模数转换中提高采样率的1种有效方法。但由于器件工艺限制,每个通道的不一致性会引入通道失配误差,而这些误差会导致信号存在较大的杂散分量,将会严重影响ADC的性能。通道误差包括增益误差、时间误差、偏置误差。提出了一种频域的方法通过对单路采样信号做快速傅里叶变换并由固定位置方法找出误差的频域值,对此频域值做相应数学变换得到3种误差并且对这种方法进行了FPGA仿真实现,通过ISE仿真2路AD拼接系统的误差测量,验证了其有效性。 展开更多

关键词 时间交替采样 通道失配误差 模数转换

在线阅读 下载PDF 职称材料

基于混合滤波器组的时间交替采样技术 被引量：2

6

作者 刘进军 陈颖 《电讯技术》 2007年第6期155-157,共3页

时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合... 时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合滤波器组的时间交替采样技术。仿真结果表明,该技术能显著提高采样系统的精度。 展开更多

关键词 模数转换器 混合滤波器组 时间交替采样 通道失配误差

在线阅读 下载PDF 职称材料

高速并行采样中时间非均匀性测试与校准方法 被引量：2

7

作者 潘卉青 田书林 +1 位作者 叶芃 曾浩 《计量学报》 CSCD 北大核心 2010年第4期354-358,共5页

并行交替采集系统中，由于各采样通道间时间延迟不一致引入的偏差使得输出采样序列非均匀，严重地降低了系统性能。现有盲估计算法计算量大，无法实现工程应用。通过分析采样样本统计变化趋势，提出了一种计算量更小的采样通道延迟估计... 并行交替采集系统中，由于各采样通道间时间延迟不一致引入的偏差使得输出采样序列非均匀，严重地降低了系统性能。现有盲估计算法计算量大，无法实现工程应用。通过分析采样样本统计变化趋势，提出了一种计算量更小的采样通道延迟估计算法，并采用分数延时滤波器完成校正，降低了设计难度与成本，系统校正性能和实时性高，适于工程实现。 展开更多

关键词 计量学 时间交替 数据采集 采样通道间延迟 时域测量

在线阅读 下载PDF 职称材料

混合并行交替最优采样技术研究 被引量：2

8

作者 郑彦泽 周乃馨 +2 位作者 赵贻玖 孙思成 梅思涛 《电子测量与仪器学报》 CSCD 北大核心 2023年第4期18-26,共9页

时间交替采样(TIADC)与量化交替采样技术(QIADC)分别是提升采集系统采样率与分辨率的有效方案。基于TIADC与QIADC的混合并行采集系统可以提供不同采样率与分辨率的组合,但由于采集系统的高采样率与高分辨率不能兼顾,因此本文首先研究该... 时间交替采样(TIADC)与量化交替采样技术(QIADC)分别是提升采集系统采样率与分辨率的有效方案。基于TIADC与QIADC的混合并行采集系统可以提供不同采样率与分辨率的组合,但由于采集系统的高采样率与高分辨率不能兼顾,因此本文首先研究该系统的最佳采集性能。通过分析系统采样率与分辨率对输入噪声及量化噪声的影响,得出在系统可用ADC数量一定的情况下,存在最优的采样率和分辨率,使得系统达到最佳采集精度。另外,本文对偏移量不匹配导致QIADC系统精度降低的影响进行了分析,建立了量化偏移误差与采集系统量化提升位数之间的关系模型。理论分析与实验结果均表明,当输入噪声能量与量化噪声能量相等时,采样率与分辨率的组合是最优的,且此时系统的输出信噪比取得最大值,说明系统具有最佳的采集性能。 展开更多

关键词 时间交替采样 量化交替采样 最优配置 量化噪声 量化偏移误差

在线阅读 下载PDF 职称材料

基于FFT的TIADC时间误差自适应校准算法 被引量：3

9

作者 刘卓华 龚向阳 +1 位作者 刘伟 王佐才 《计算机应用》 CSCD 北大核心 2018年第A02期344-348,共5页

TIADC是一种广泛使用的基于时间交替技术的高采样率ADC,然而由于TIADC中各子ADC非一致性而引入的偏置、增益及时间误差大大降低了系统性能。其中,时间误差在三个误差中对整个系统性能影响最大,也最难以校准。对于高速TIADC系统,很小的... TIADC是一种广泛使用的基于时间交替技术的高采样率ADC,然而由于TIADC中各子ADC非一致性而引入的偏置、增益及时间误差大大降低了系统性能。其中,时间误差在三个误差中对整个系统性能影响最大,也最难以校准。对于高速TIADC系统,很小的时间误差都会导致明显的误差谱分量。提出了一种基于FFT的时间误差自适应校准方法,算法根据TIADC输出信号频谱特点,以时间误差导致的误差谱幅度为校准依据,调节采样时钟相位使得误差谱幅度最小,实现自适应校准。该算法无需单独测量时间误差即可实现校准,相对于已有自适应算法迭代次数少、校准时间短,无需在系统内部额外产生参考信号,容易实现。仿真和实际系统中的实验结果证明了该算法具有良好的性能:校准之后,残余相对时间误差小于0. 001;在实际的2. 5 GS/s的TIADC系统中,即使输入1 GHz的高频正弦信号,由时间误差导致的误差谱都能得以完全消除。 展开更多

关键词 时间交替采样数模转换 时间误差 时间交替采样 自适应校准

在线阅读 下载PDF 职称材料

一种高速并行采样实时校正方法研究 被引量：6

10

作者 叶芃 曾浩 +3 位作者 田书林 向川云 潘卉青 王厚军 《电子学报》 EI CAS CSCD 北大核心 2013年第1期166-170,共5页

并行交替采样带来的非均匀误差严重影响采集性能。本文建立了并行交替采集系统的数学模型,实现了一种幅度非均匀误差校正的归一化算法,在误差校正系统中引入可程控参考校正源,再利用查表法同时校正系统的偏置和增益失配误差,然后对时间... 并行交替采样带来的非均匀误差严重影响采集性能。本文建立了并行交替采集系统的数学模型,实现了一种幅度非均匀误差校正的归一化算法,在误差校正系统中引入可程控参考校正源,再利用查表法同时校正系统的偏置和增益失配误差,然后对时间非均匀性参数进行估计,并通过高精度可编程时钟延时网络对其修正。实验结果表明,该校正方法实时性好,降低了硬件设计难度和成本,提高了系统性能。 展开更多

关键词 并行交替采样 实时校正 时间非均匀 幅度非均匀

在线阅读 下载PDF 职称材料

一种超高速并行采样技术的研究与实现 被引量：30

11

作者 黄武煌 王厚军 曾浩 《电子测量与仪器学报》 CSCD 2009年第8期67-71,共5页

并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处... 并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处理、基于FIFO高速缓存与基于DDR2深存储的双重构架、板级设计的信号完整性等关键技术进行了详细探讨,同时对系统的软件架构也进行了介绍,最后给出信号实时数据采集的实验结果,并对系统的信噪比和有效位数进行了详细分析,得出系统的性能指标达到了同类产品水平。 展开更多

关键词 高速模数转换器 时间交替并行采样 数据流分相处理 深存储

在线阅读 下载PDF 职称材料

并行A/D采集系统的时间延迟测量及待测信号的复原 被引量：2

12

作者 陈刚 杨青川 《仪表技术与传感器》 CSCD 北大核心 2010年第5期77-79,共3页

并行时间交替采样是提高采样率的一种有效方法,但并行通道间的失配将使拼接后的信号成为非均匀采样,严重降低了整个A/D采集系统的性能。在对非均匀周期采样信号的数字谱进行了深入研究的基础上,提出了各通道时间延迟值的测量方法,及复... 并行时间交替采样是提高采样率的一种有效方法,但并行通道间的失配将使拼接后的信号成为非均匀采样,严重降低了整个A/D采集系统的性能。在对非均匀周期采样信号的数字谱进行了深入研究的基础上,提出了各通道时间延迟值的测量方法,及复原待测信号的方法。结合实例,在MATLAB环境下的仿真实验证实了方法的可行性和可靠性。 展开更多

关键词 时间交替采样 延迟时间 非均匀采样信号 多路A/D

在线阅读 下载PDF 职称材料

非均匀采样信号重构算法 被引量：1

13

作者 解本钊 林茂六 《电测与仪表》 北大核心 2007年第6期1-4,共4页

并行交替技术可以极大地提高ADC系统的采样率,但是采样时间偏差造成的周期性非均匀采样严重地降低了系统的性能,消除非均匀采样的影响,对并行交替式ADC系统发展具有积极的推动作用。本文采用频谱分析方法,研究了非理想测试信号对时间偏... 并行交替技术可以极大地提高ADC系统的采样率,但是采样时间偏差造成的周期性非均匀采样严重地降低了系统的性能,消除非均匀采样的影响,对并行交替式ADC系统发展具有积极的推动作用。本文采用频谱分析方法,研究了非理想测试信号对时间偏差估计的影响,提出了一种新的时间偏差估计算法,通过计算机仿真数据验证了算法的有效性。研究了一种基于系统输出序列频谱的滤波重构算法,通过原型电路的实际数据,证明该算法可以有效地重构非均匀采样信号,为该算法的应用提供了理论基础。 展开更多

关键词 并行交替 时间偏差 周期性非均匀采样 信号重构

在线阅读 下载PDF 职称材料

并行ADC采集系统的时间误差测量与校正 被引量：6

14

作者 刘进军 吕幼新 王洪 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第6期736-738,758,共4页

并行时间交替采样是提高采样率的一种有效方法,但并行通道间的失配将使拼接后的信号成为非均匀采样,严重降低了整个系统的性能。该文在分析并行时间交替采样信号频谱的基础上,给出了时间误差的测量方法,并采用FARROW结构的全通滤波器实... 并行时间交替采样是提高采样率的一种有效方法,但并行通道间的失配将使拼接后的信号成为非均匀采样,严重降低了整个系统的性能。该文在分析并行时间交替采样信号频谱的基础上,给出了时间误差的测量方法,并采用FARROW结构的全通滤波器实现时间误差校正。仿真结果表明该方法能有效提高信号频谱质量,实现了对非均匀采样信号的时间误差校正。 展开更多

关键词 时间交替采样 时间误差 FARROW结构 校正

在线阅读 下载PDF 职称材料

TIADC高速数据捕获和时间失配补偿的FPGA实现 被引量：6

15

作者 张尚良 邹月娴 《数据采集与处理》 CSCD 北大核心 2011年第5期601-608,共8页

时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重... 时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、多通道拉格朗日时间失配实时数字后补偿、数据的存储及传输等功能。分析表明,本文提出的数字后端系统设计方案具有良好的通用性,其模块化特性易于拓展并适用于不同的TIADC系统架构。测试结果表明本文实现的4*80MS/s12bit TIADC数字后端系统工作稳定,采用6阶拉格朗日插值滤波器使系统获得了平均25dB的SFDR性能提高。 展开更多

关键词 时间交替并行采样 时间失配 数字后补偿 TIADC数字后端系统

在线阅读 下载PDF 职称材料

基于国产ADC芯片的TIADC系统时间误差自适应校准算法 被引量：15

16

作者 崔文涛 李杰 +1 位作者 张德彪 薛璐瑶 《仪器仪表学报》 EI CAS CSCD 北大核心 2021年第11期132-139,共8页

武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIAD... 武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIADC系统存在的通道失配问题,提出了基于一阶统计量的自适应误差估计算法与改进Farrow时延滤波器的校正方法,并对4通道TIADC系统的时间误差估计提出新的估计策略。仿真与实验结果表明,该算法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,相比校正前的数据,无杂散动态范围提高20 dB,对解决高速高精度数据采集装备国产化问题具有重要的现实意义。 展开更多

关键词 国产ADC芯片 时间交替采样 自适应校准 估计策略 拉格朗日插值 改进的Farrow延时滤波器

在线阅读 下载PDF 职称材料

高速数据采集系统中触发点同步技术研究 被引量：37

17

作者 郭连平 田书林 +1 位作者 蒋俊 曾浩 《电子测量与仪器学报》 CSCD 2010年第3期224-229,共6页

在高速数据采集系统中,并行时间交替采样会引起触发抖动,导致系统整体性能的下降。本文首先分析了触发抖动出现的原因,接着提出了一种基于FPGA硬件,利用时间扩展电路的触发点同步技术来降低触发抖动,最后进行了误差分析,并给出了采用该... 在高速数据采集系统中,并行时间交替采样会引起触发抖动,导致系统整体性能的下降。本文首先分析了触发抖动出现的原因,接着提出了一种基于FPGA硬件,利用时间扩展电路的触发点同步技术来降低触发抖动,最后进行了误差分析,并给出了采用该技术的实验结果。结果表明,触发点同步技术可以有效的降低触发抖动,同时相比较以往的软件查询算法,可以并行于采集过程完成触发点同步,因此不需要耗费额外的时间,并且也不会影响系统的整机性能。 展开更多

关键词 高速并行采集系统 并行时间交替采样 时间扩展电路 触发点同步 触发抖动

在线阅读 下载PDF 职称材料

一种并行系统时基误差自适应估计方法 被引量：11

18

作者 潘卉青 田书林 +1 位作者 曾浩 叶芃 《仪器仪表学报》 EI CAS CSCD 北大核心 2009年第11期2268-2272,共5页

在并行采集系统中,通道间时基延迟的不一致性严重降低了系统性能。针对时间延迟估计算法多基于时域实现,需进行复杂的插值运算以获取采样间隔非整数倍时基延迟的问题,本文基于时基误差的频域模型,将通道间的误差信号建模为自适应滤波器... 在并行采集系统中,通道间时基延迟的不一致性严重降低了系统性能。针对时间延迟估计算法多基于时域实现,需进行复杂的插值运算以获取采样间隔非整数倍时基延迟的问题,本文基于时基误差的频域模型,将通道间的误差信号建模为自适应滤波器,提出了一种无需插值的估计算法。计算机仿真及实际应用验证结果表明,该方法能动态跟踪时基延迟变化,有效地估计通道时延,具有迭代次数少、运算量小、实时性高的特点。 展开更多

关键词 数据采集 时间交替 采样时基延迟 频域变换 自适应

在线阅读 下载PDF 职称材料

高速深存储数据采集系统研究与设计 被引量：35

19

作者 宋鹏飞 王厚军 曾浩 《仪器仪表学报》 EI CAS CSCD 北大核心 2011年第4期903-912,共10页

存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力。提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降。基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s... 存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力。提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降。基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s,存储深度高达512 Mpts的高速深存储数据采集系统,重点提出了一种深度存储条件下的波形快速定位与缩放技术,以解决提高深度存储所带来的响应速度慢、波形捕获率低等问题。最后给出信号实时数据采集的实验结果。结果表明运用波形快速定位与缩放技术,系统响应速度大幅提高,可以快速定位并显示用户所关心的波形细节,提高示波器的性能。 展开更多

关键词 深存储 波形快速定位与缩放 波形捕获率 时间交替并行采样

在线阅读 下载PDF 职称材料

用于中红外痕量气体检测的光电信号高速采集系统设计 被引量：10

20

作者 吕默 陈晨 王一丁 《激光杂志》 北大核心 2016年第2期26-29,共4页

在中红外波段,大多数气体分子吸收光谱的线宽都很窄,因此红外光电探测器输出信号为窄脉冲信号。对此脉冲信号的处理要求前置放大器必须兼具精度与速度,而对放大器输出信号的采集也需要在保证带宽的情况下尽量提高数字化的精度。本文中... 在中红外波段,大多数气体分子吸收光谱的线宽都很窄,因此红外光电探测器输出信号为窄脉冲信号。对此脉冲信号的处理要求前置放大器必须兼具精度与速度,而对放大器输出信号的采集也需要在保证带宽的情况下尽量提高数字化的精度。本文中设计了高速并行采样电路,利用两片双通道高速ADC实现了1GSPS的采样速度与12bit的垂直分辨率。信号链的最后一环是FPGA数据处理电路,我们应用CORDIC算法对采集系统的时间误差进行了校正。本文最后给出了光电信号高速采集电路的设计与测试结果,在输入参考信号频率为100MHz时,采集系统整体信噪比达到60d B,无杂散动态范围达到70d B。 展开更多

关键词 痕量气体检测 时间交替并行采样系统 Farrow滤波器 CORDIC算法

在线阅读 下载PDF 职称材料