低压CMOS折叠共源共栅混频器的设计 被引量：3

1

作者 宋丹 张晓林 夏温博 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2008年第12期1452-1455,1468,共5页

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难... 基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42 MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益(GC)为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中. 展开更多

关键词 CMOS集成电路 射频接收机 混频器 导航 电源 低压 折叠共源共栅

在线阅读 下载PDF 职称材料

具有反馈偏置的折叠共源共栅运算放大器 被引量：1

2

作者 尹勇生 刘宏 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2008年第9期1362-1364,共3页

文章分析了基于传统偏置的折叠共源共栅运算放大器,提出了一种具有反馈偏置的折叠共源共栅运算放大器;在不降低运放其他性能指标的前提下,抑制了折叠共源共栅运放由于共模输入电平变化以及工艺失配而造成的尾电流源的电流变化,稳定了运... 文章分析了基于传统偏置的折叠共源共栅运算放大器,提出了一种具有反馈偏置的折叠共源共栅运算放大器;在不降低运放其他性能指标的前提下,抑制了折叠共源共栅运放由于共模输入电平变化以及工艺失配而造成的尾电流源的电流变化,稳定了运放的直流工作点,提高了运放的共模抑制比。 展开更多

关键词 运算放大器 折叠共源共栅 反馈 偏置电路

在线阅读 下载PDF 职称材料

一种折叠共源共栅运算放大器的设计 被引量：5

3

作者 杨俊 卞兴中 王高峰 《现代电子技术》 2006年第18期28-30,共3页

折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓... 折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。目前,这样的放大器已被广泛用于无线电通信的集成电路中。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。 展开更多

关键词 CMOS 运算放大器 折叠共源共栅 HSPICE W-2005.03

在线阅读 下载PDF 职称材料

用于卫星导航接收机的折叠共源共栅放大器

4

作者 孙进 张晓林 夏温博 《遥测遥控》 2010年第1期17-21,25,共6页

根据我国双系统卫星导航兼容接收机IC芯片组对于放大器的要求,设计一种基于SMIC 0.18μm RF CMOS工艺的共源共栅电流镜做负载的折叠共源共栅全差分放大器。该放大器具有如下特点:增加共模反馈电路,稳定差分结构的共模输出电压;过渡电容... 根据我国双系统卫星导航兼容接收机IC芯片组对于放大器的要求,设计一种基于SMIC 0.18μm RF CMOS工艺的共源共栅电流镜做负载的折叠共源共栅全差分放大器。该放大器具有如下特点:增加共模反馈电路,稳定差分结构的共模输出电压;过渡电容加密勒电容补偿,增强相频特性的稳定。流片测试结果表明,在1.8V电压下,工作频点F1=46MHz、F2=180MHz时,增益均高于24dB,相位裕度为51°,单位增益带宽62.5MHz,共模抑制比为120dB,功耗为1.75mW。各项性能符合设计要求。 展开更多

关键词 折叠共源共栅 放大器 导航 双系统接收机

在线阅读 下载PDF 职称材料

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计 被引量：2

5

作者 张蕾 王志功 孟桥 《中国集成电路》 2009年第5期68-71,77,共5页

本文基于SIMC0.18μmCMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路(CMFB)稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在... 本文基于SIMC0.18μmCMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路(CMFB)稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1.8V电压下,运算放大器的直流开环增益为62.1dB,单位增益带宽达到920MHz。 展开更多

关键词 折叠共源共栅 运算放大器 开关电容共模反馈 CMOS工艺

在线阅读 下载PDF 职称材料

一种低压低功耗CMOS折叠-共源共栅运算放大器的设计 被引量：8

6

作者 程春来 柴常春 唐重林 《现代电子技术》 2007年第24期191-193,196,共4页

设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spic... 设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spice模型,用HSpice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-Δ模/数转换电路的设计中。 展开更多

关键词 运算放大器 折叠-共源共栅 AB类输出 低压低功耗

在线阅读 下载PDF 职称材料

改进型折叠式共源共栅运算放大器电路的设计 被引量：4

7

作者 殷万君 白天蕊 《现代电子技术》 2012年第20期167-168,172,共3页

在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用。但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的。本文以提高电流利用率为着手点设... 在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用。但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的。本文以提高电流利用率为着手点设计了一种改进的折叠式共源共栅运算放大器,在相同的电压和负载下改进的折叠式共源共栅运算放大器能显著提升跨导、压摆率和噪声性能。仿真结果表明在相同功耗和面积的条件下,改进的折叠式共源共栅运算放大器的单位增益带宽和压摆率是折叠式共源共栅运放的3倍。 展开更多

关键词 套筒式共源共栅 折叠式共源共栅 电流利用率 偏置电压

在线阅读 下载PDF 职称材料

折叠式共源共栅运算放大器的0.6μm CMOS设计 被引量：3

8

作者 王志亮 段伟 王琴 《信息技术》 2009年第3期7-10,15,共5页

折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制能力,而且在输出端允许自补偿。基于0.6μm CMOS工艺,验证了一种折叠共源共栅的运算放大器的参数指标。理论计算和实际分析相结合,仿真结果达到设计指标要求。

关键词 0.6μm CMOS工艺 折叠式共源共栅 运算放大器 HSPICE

在线阅读 下载PDF 职称材料

一种低压低功耗CMOS折叠—共源共栅运算放大器的设计 被引量：4

9

作者 程春来 柴常春 唐重林 《中国集成电路》 2007年第9期40-44,共5页

本文设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC0.18μmCMOS工艺,基于BSIM3V3Sp... 本文设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC0.18μmCMOS工艺,基于BSIM3V3Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-△模/数转换电路的设计中。 展开更多

关键词 运算放大器 折叠-共源共栅 AB类输出 低压低功耗

在线阅读 下载PDF 职称材料

实现折叠共栅共源运放MST的时钟馈通频率补偿方法

10

作者 王向展 宁宁 +2 位作者 于奇 戴广豪 杨谟华 《电子与信息学报》 EI CSCD 北大核心 2007年第3期743-746,共4页

该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside S... 该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside Si CMOS模型参数,对折叠共源共栅放大器进行了模拟分析。结果表明,补偿后的运放实现了MST状态,并缩短了建立时间22.7%,提高了其响应速度。在0.5pF^2.5pF负载电容范围内,其建立时间近似线性变化,且对应每一负载电容值均达到MST状态。该方法可望应用于高速有源开关电容网络及其相关领域。 展开更多

关键词 最小建立时间 时钟馈通 快速建立 折叠式共源共栅运放 开关电容网络

在线阅读 下载PDF 职称材料

一个自偏压互补折叠式共源共栅放大器的设计 被引量：2

11

作者 朱文龙 黄世震 林伟 《现代电子技术》 2006年第16期4-6,共3页

对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方... 对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器。这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性。 展开更多

关键词 自偏压互补 折叠式共源共栅 运算放大器 噪声

在线阅读 下载PDF 职称材料

共源共栅两级运放中两种补偿方法的比较 被引量：2

12

作者 连全文 冯全源 《微电子学与计算机》 CSCD 北大核心 2009年第7期191-193,197,共4页

给出了两种应用于两级CMOS运算放大器的密勒补偿技术的比较,用共源共栅密勒补偿技术设计出的CMOS运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小... 给出了两种应用于两级CMOS运算放大器的密勒补偿技术的比较,用共源共栅密勒补偿技术设计出的CMOS运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小版图尺寸.通过电路级小信号等效电路的分析和仿真,对两种补偿技术进行比较,结果验证了共源共栅密勒补偿技术相对于直接密勒补偿技术的优越性. 展开更多

关键词 Miller补偿 折叠共源共栅 运算放大器 CMOS

在线阅读 下载PDF 职称材料

一种高CMRR和PSRR的共源共栅放大器 被引量：1

13

作者 李新 黄璜 王龙 《电子设计工程》 2014年第11期79-83,共5页

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共柵放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;... 针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共柵放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE-ON40V 1.0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125.8 dB,相位裕度为62.8°,共模抑制比140.9 dB,电源电压抑制比125.5 dB。 展开更多

关键词 折叠式共源共栅放大器 高增益 共模抑制比 电源抑制比

在线阅读 下载PDF 职称材料

一款高性能共源共栅运算放大器设计 被引量：1

14

作者 戎小凤 王德贵 +1 位作者 白忠臣 秦水介 《现代电子技术》 2012年第8期144-146,共3页

基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单... 基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单位增益带宽为52.79MHz,开环相位裕度为60.45°。 展开更多

关键词 CMOS工艺 折叠式共源共栅 运算放大器 Spectre

在线阅读 下载PDF 职称材料

采用新型低成本共模反馈电路的全差分运放设计 被引量：2

15

作者 雷鑑铭 胡北稳 +1 位作者 桂涵姝 张乐 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2013年第10期1777-1783,共7页

设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和... 设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路. 展开更多

关键词 流水线型ADC 全差分 共模反馈 折叠共源共栅结构

在线阅读 下载PDF 职称材料

带2阶温度补偿的多输出带隙基准电压源 被引量：2

16

作者 贾鹏 丁召 杨发顺 《现代电子技术》 2013年第24期156-159,163,共5页

基于传统带隙基准的原理，通过优化电路结构，消除双极晶体管基极．发射极电压中的非线性项，设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明，在-55～125℃的温度范... 基于传统带隙基准的原理，通过优化电路结构，消除双极晶体管基极．发射极电压中的非线性项，设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明，在-55～125℃的温度范围内，带隙基准电压源的温度系数为3．1ppm／℃，在5V电源电压下，输出基准电压为1．2994V；带隙基准电压源的电源抑制比在低频时为84．5dB；在5v电源电压下，可以同时输出0—5V多个基准电压。 展开更多

关键词 带隙基准源 2阶补偿 多输出 温度系数 折叠式共源共栅

在线阅读 下载PDF 职称材料

一种曲率补偿的高精度带隙基准源设计 被引量：4

17

作者 吕江萍 胡巧云 《电子与封装》 2016年第8期34-36,40,共4页

基于CSMC 0.5μm CMOS工艺,设计了一种带曲率补偿的低温漂带隙基准源。采用折叠式共源共栅放大器反馈结构带隙基准源,利用晶体管的VBE与IC的温度特性产生T1n T补偿量,对传统的带隙基准进行曲率补偿。仿真结果表明,在5 V供电电压下,-40~... 基于CSMC 0.5μm CMOS工艺,设计了一种带曲率补偿的低温漂带隙基准源。采用折叠式共源共栅放大器反馈结构带隙基准源,利用晶体管的VBE与IC的温度特性产生T1n T补偿量,对传统的带隙基准进行曲率补偿。仿真结果表明,在5 V供电电压下,-40~125℃温度范围内,基准电压的波动范围为1.2715~1.2720 V,温漂为3.0×10^(-6)/℃,低频时电路电源抑制比为-86 d B。 展开更多

关键词 曲率补偿 带隙基准 折叠式共源共栅

在线阅读 下载PDF 职称材料

一种高速CMOS全差分运算放大器 被引量：10

18

作者 朱小珍 朱樟明 柴常春 《半导体技术》 CAS CSCD 北大核心 2006年第4期287-289,299,共4页

设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增... 设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。 展开更多

关键词 折叠共源共栅 共模反馈 全差分 高速

在线阅读 下载PDF 职称材料

一种新颖的具有带隙结构的误差放大器设计 被引量：4

19

作者 王松林 洪益文 +1 位作者 来新泉 吕亚兰 《电子器件》 CAS 2008年第3期838-840,844,共4页

电源电压过低时,开关电源转换器中的带隙基准源及误差放大器不能正常工作,针对这一问题提出了一款低电压具有带隙结构的误差放大器。本文阐述了该结构的工作原理,并对整体结构进行分析。采用0.8μm BiCMOS工艺,在1.4V的电源电压下,通过H... 电源电压过低时,开关电源转换器中的带隙基准源及误差放大器不能正常工作,针对这一问题提出了一款低电压具有带隙结构的误差放大器。本文阐述了该结构的工作原理,并对整体结构进行分析。采用0.8μm BiCMOS工艺,在1.4V的电源电压下,通过HSPICE进行前仿真验证,得到其开环增益为63.4dB,电源抑制比为106.4dB。 展开更多

关键词 DC-DC转换器 带隙结构 HSPICE 误差放大器 折叠共源共栅

在线阅读 下载PDF 职称材料

一种基于前馈补偿技术的高性能CMOS运算放大器 被引量：4

20

作者 付永朝 杨银堂 +1 位作者 朱樟明 朱磊 《电子器件》 CAS 2004年第1期27-30,共4页

基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice... 基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice进行仿真,仿真结果表明运放的直流开环增益为95 dB,输入失调电压为0.023 mV,负载电容为2pF时的相位裕度为45.5°。 展开更多

关键词 前馈补偿 CMOS 运算放大器 折叠共源共栅

在线阅读 下载PDF 职称材料