期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
ESD防护器件HMM和TLP测试方法及性能评价 被引量:8
1
作者 徐晓英 甘瑛洁 +3 位作者 浦实 徐朕 冯婉琳 黄为 《高电压技术》 EI CAS CSCD 北大核心 2017年第4期1348-1353,共6页
人体–金属模型波形(HMM)和传输线脉冲(TLP)波形是静电放电防护器件测试时常用的注入波形。针对静电放电(ESD)防护器件,介绍了这2种波形的测试方法。通过对同一型号瞬态电压抑制器进行测量,获取器件的瞬态波形、钳位电压、损伤阈值、瞬... 人体–金属模型波形(HMM)和传输线脉冲(TLP)波形是静电放电防护器件测试时常用的注入波形。针对静电放电(ESD)防护器件,介绍了这2种波形的测试方法。通过对同一型号瞬态电压抑制器进行测量,获取器件的瞬态波形、钳位电压、损伤阈值、瞬态阻抗等特性参数,并对结果进行分析比较。测试结果表明,基于IEC标准的HMM测试所能得到的有效信息最少;基于TLP的HMM测试可直观得到被测器件的静电放电瞬态响应;TLP矩形波测试结果的稳定性好,测量参数的可重复性高。 展开更多
关键词 ESD防护器件 瞬态电压抑制器 人体金属模型 传输线脉冲测试 IEC61000-4-2
在线阅读 下载PDF
基于ADS2009的特性阻抗测试仪高速脉冲源的设计
2
作者 曹晓丽 白泰礼 曹勇 《电测与仪表》 北大核心 2013年第1期98-101,共4页
简要阐述了特性阻抗测试技术的基本原理,主要分析了阻抗测试系统的主要组成部分即脉冲源的设计。文中根据阶跃恢复二极管的整形特性设计了一款上升时间达到99.61ps的脉冲源,利用安捷伦的软件ADS2009对设计的脉冲源电路和电路中的关键元... 简要阐述了特性阻抗测试技术的基本原理,主要分析了阻抗测试系统的主要组成部分即脉冲源的设计。文中根据阶跃恢复二极管的整形特性设计了一款上升时间达到99.61ps的脉冲源,利用安捷伦的软件ADS2009对设计的脉冲源电路和电路中的关键元器件SRD的动态性能进行了仿真,仿真所得的结果符合IPC-TM-650规范对特性阻抗测试仪脉冲过冲与振铃的要求。 展开更多
关键词 阻抗测试 传输线 阶跃恢复二极管 过冲 振铃 脉冲
在线阅读 下载PDF
基于TLP建模的系统级静电放电效应仿真 被引量:3
3
作者 陈强 徐可 +1 位作者 陈真真 陈星 《强激光与粒子束》 EI CAS CSCD 北大核心 2019年第10期46-49,共4页
系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模... 系统级静电放电(ESD)效应仿真可以在电子系统进行测试之前进行有效的静电放电效应防护,缩短研发周期。根据传输线脉冲测试(TLP)结果,对瞬态电压抑制(TVS)二极管和芯片引脚进行spice行为建模,结合ESD脉冲源的等效电路模型,PCB板的S参数模型,采用场路协同技术完成了系统级静电放电效应的仿真。针对一个典型的电子系统,在IEC 61000-4-2 ESD应力作用下,完成了一款开关芯片防护电路的仿真,并对电路进行了加工、放电测试,仿真与测试芯片引脚的电压波形吻合良好,验证了该仿真方法的有效性。 展开更多
关键词 静电放电 传输线脉冲测试 TVS二极管 SPICE模型 场路协同仿真
在线阅读 下载PDF
一种基于TLP输入的系统级ESD模型分析方法(英文)
4
作者 王艺泽 王源 +1 位作者 曹健 张兴 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2018年第2期293-298,共6页
基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提... 基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系,提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比,该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题,同时提高了DUT失效预测方面的精准性。通过SPICE仿真,预测了上述两种应力作为系统输入的DUT失效情况。通过相应的印制电路板(PCB)的实测验证,进一步说明新提出的方法能够提高系统级失效预测的精准性。 展开更多
关键词 静电放电 传输线脉冲测试 静电枪 残余能量
在线阅读 下载PDF
基于双向可控硅的强鲁棒性静电防护器件 被引量:3
5
作者 张峰 刘畅 +1 位作者 黄鲁 吴宗国 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2017年第8期1676-1680,共5页
针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结... 针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广. 展开更多
关键词 静电放电(ESD) 双向可控硅(DDSCR) TCAD仿真 传输线脉冲测试 二次击穿电流
在线阅读 下载PDF
保护环版图结构对ESD防护器件耐压能力的影响 被引量:5
6
作者 刘畅 黄鲁 张峰 《半导体技术》 CAS CSCD 北大核心 2017年第3期205-209,共5页
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结... 基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。 展开更多
关键词 静电放电(ESD) 版图 保护环 多指器件非均匀开启 传输线脉冲(tlp)测试 耐压能力
在线阅读 下载PDF
OBIRCH用于集成电路短路的背面失效定位 被引量:9
7
作者 陈选龙 刘丽媛 +1 位作者 孙哲 李庆飒 《半导体技术》 CAS CSCD 北大核心 2015年第11期856-860,共5页
基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开... 基于光束感生电阻变化(OBIRCH)的热激光激发定位技术广泛应用于半导体器件的失效分析,特别是大规模集成电路的短路失效定位。详细介绍了OBIRCH技术在芯片背面失效定位时的原理和方法,通过精密研磨、抛光等先进制样手段对失效样品进行开封、芯片背面减薄。采用OBIRCH方法从芯片背面进行激光成像,成功对0.18μm工艺6层金属化布线的集成电路gg NMOS结构保护网络二次击穿和PMOS电容栅氧化层损伤进行了失效定位,并对背面定位图像和正面定位图像、In Ga As CCD成像进行了对比分析。结果表明,In Ga As CCD成像模糊并无法定位,OBIRCH背面定位成像比正面成像清楚,可以精确定位并观察到缺陷点。因此,OBIRCH技术用于集成电路短路的背面失效定位是准确的,可解决多层结构的正面定位难题。 展开更多
关键词 热激光激发技术 光束感生电阻变化(OBIRCH) 集成电路(IC) 失效分析 失效定位 传输线脉冲(tlp)
在线阅读 下载PDF
用于ESD防护的PDSOI NMOS器件高温特性 被引量:1
8
作者 王加鑫 李晓静 +4 位作者 赵发展 曾传滨 李博 韩郑生 罗家俊 《半导体技术》 CAS 北大核心 2021年第3期210-215,共6页
研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ES... 研究了基于0.18μm部分耗尽型绝缘体上硅(PDSOI)工艺的静电放电(ESD)防护NMOS器件的高温特性。借助传输线脉冲(TLP)测试系统对该ESD防护器件在30~195℃内的ESD防护特性进行了测试。讨论了温度对ESD特征参数的影响,发现随着温度升高,该ESD防护器件的一次击穿电压和维持电压均降低约11%,失效电流也降低近9.1%,并通过对器件体电阻、源-体结开启电压、沟道电流、寄生双极结型晶体管(BJT)的增益以及电流热效应的分析,解释了ESD特征参数发生上述变化的原因。研究结果为应用于高温电路的ESD防护器件的设计与开发提供了有效参考。 展开更多
关键词 静电放电(ESD) 绝缘体上硅(SOI) NMOSFET 高温 传输线脉冲(tlp)
在线阅读 下载PDF
多晶硅栅对LDMOS-SCR器件ESD防护性能的影响 被引量:5
9
作者 黄龙 梁海莲 +3 位作者 顾晓峰 董树荣 毕秀文 魏志芬 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2015年第2期366-370,共5页
为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器... 为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器件在不同强度ESD应力下的电流密度分布,比较器件内部触发电流泄放路径的开启顺序;通过仿真2种器件在强电压回滞下的电流线和晶格温度的分布,分析因电场影响电流泄放的方式以及温度的分布而导致ESD鲁棒性的差异.仿真和测试结果表明,与SCR相比,具有多晶硅栅的LDMOS-SCR有多条导通路径且开启速度快,有更均匀的电流和电场分布;触发电压降低了12.5%,失效电流提高了27.0%,ESD鲁棒性强. 展开更多
关键词 静电放电 可控硅 横向扩散金属氧化物半导体 多晶硅栅 传输线脉冲测试
在线阅读 下载PDF
基于RC触发NMOS器件的ESD电路设计 被引量:4
10
作者 李志国 余天宇 +2 位作者 张颖 孙磊 潘亮 《半导体技术》 CAS CSCD 北大核心 2014年第8期579-583,共5页
研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中... 研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。 展开更多
关键词 互补型金属氧化物半导体(CMOS)工艺 电阻电容触发NMOS 静电放电(ESD)电路 传输线脉冲(tlp)测试 热效应
在线阅读 下载PDF
功率NLDMOS电学安全工作区的版图设计优化 被引量:1
11
作者 陈轶群 陈佳旅 蒲贤勇 《半导体技术》 CAS 北大核心 2019年第8期623-627,658,共6页
在不调整制备工艺、不增加工艺成本条件下,研究了管芯版图优化对功率n型横向扩散金属氧化物半导体(NLDMOS)电学安全工作区(E-SOA)的影响。通过研究p^+带嵌入方式、p^+图形形状、p^+分布密度、阵列单元栅宽及总栅数、金属引线方式等进行... 在不调整制备工艺、不增加工艺成本条件下,研究了管芯版图优化对功率n型横向扩散金属氧化物半导体(NLDMOS)电学安全工作区(E-SOA)的影响。通过研究p^+带嵌入方式、p^+图形形状、p^+分布密度、阵列单元栅宽及总栅数、金属引线方式等进行了版图设计优化和流片。管芯传输线脉冲(TLP)E-SOA测试结果表明,优化后的版图使NLDMOS在5 V工作电压下TLP E-SOA提升约30%,金属引线的加宽和叠加使NLDMOS的开态电流提升约7%。带状紧凑型p^+带且双栅极嵌入的优化版图设计能更好地稳定硅衬底电位,抑制寄生三极管的开启,增大E-SOA,提高器件可靠性。因此,版图设计优化对提升功率NLDMOS的性能和可靠性具有实际意义。 展开更多
关键词 功率管 n型横向扩散金属氧化物半导体(NLDMOS) 版图设计 电学安全工作区(E-SOA) 传输线脉冲(tlp)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部