基于标准N阱互补金属氧化物半导体集成电路(CM O S)工艺,设计了P+/N-w e ll/P-sub光电管结构和传统的N+/P-sub光电管结构的有源像素单元。像素单元面积为100μm×100μm,感光面积百分比分别为77.6%和89%,采用了上华0.6μm两层金属...基于标准N阱互补金属氧化物半导体集成电路(CM O S)工艺,设计了P+/N-w e ll/P-sub光电管结构和传统的N+/P-sub光电管结构的有源像素单元。像素单元面积为100μm×100μm,感光面积百分比分别为77.6%和89%,采用了上华0.6μm两层金属两层多晶硅CM O S工艺研制。测试分析结果表明P+/N-w e ll/P-sub结构在暗电流大小,光照响应信号大小,感光灵敏度和感光动态范围上均优于传统的N+/P-sub结构。通过改变复位信号频率,将P+/N-w e ll/P-sub结构像素的感光动态范围提高到139.8 dB,改善了有源像素的感光性能。展开更多
环境中存在着丰富的电磁波能量,而人体运动产生的机械能则是一种不受外界干扰非常稳定的能源,这些能源的存在使设备为自身供电成为可能。由于射频电磁波能量和振动能量密度低的特性,设计了一种能够匹配低功耗低电压的复合能量收集与管...环境中存在着丰富的电磁波能量,而人体运动产生的机械能则是一种不受外界干扰非常稳定的能源,这些能源的存在使设备为自身供电成为可能。由于射频电磁波能量和振动能量密度低的特性,设计了一种能够匹配低功耗低电压的复合能量收集与管理电路。该电路采用0.18μm标准CMOS工艺,对电源转化模块、电源调节模块(整流电路、滤波电路、升压电路,以及为升压电路提供时钟信号的振荡电路)和储能模块进行了分析与设计。整流电路的最低输入电压为200 m V,整流效率达到75%。升压电路采用新型电荷泵电路,具有4.8倍升压效果,输出电压最高达到970 m V,电压纹波率为0.5%。当输入电流为50μA时,该电路转换率为10%,输出平均功率为1.14μW。展开更多
基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰...基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度。测试结果显示,在5～40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 d B,最大值为14.2 d B,幅度均方根误差小于0.39 d B,相移均方根误差小于5.7°,1 d B压缩点输入功率大于＋11 d Bm,芯片核心面积为0.86 mm×0.39 mm。展开更多
文摘基于标准N阱互补金属氧化物半导体集成电路(CM O S)工艺,设计了P+/N-w e ll/P-sub光电管结构和传统的N+/P-sub光电管结构的有源像素单元。像素单元面积为100μm×100μm,感光面积百分比分别为77.6%和89%,采用了上华0.6μm两层金属两层多晶硅CM O S工艺研制。测试分析结果表明P+/N-w e ll/P-sub结构在暗电流大小,光照响应信号大小,感光灵敏度和感光动态范围上均优于传统的N+/P-sub结构。通过改变复位信号频率,将P+/N-w e ll/P-sub结构像素的感光动态范围提高到139.8 dB,改善了有源像素的感光性能。
文摘环境中存在着丰富的电磁波能量,而人体运动产生的机械能则是一种不受外界干扰非常稳定的能源,这些能源的存在使设备为自身供电成为可能。由于射频电磁波能量和振动能量密度低的特性,设计了一种能够匹配低功耗低电压的复合能量收集与管理电路。该电路采用0.18μm标准CMOS工艺,对电源转化模块、电源调节模块(整流电路、滤波电路、升压电路,以及为升压电路提供时钟信号的振荡电路)和储能模块进行了分析与设计。整流电路的最低输入电压为200 m V,整流效率达到75%。升压电路采用新型电荷泵电路,具有4.8倍升压效果,输出电压最高达到970 m V,电压纹波率为0.5%。当输入电流为50μA时,该电路转换率为10%,输出平均功率为1.14μW。
文摘低噪声放大器（LNA）是无线通信系统的重要组成部分。采用TSMC 0.18μm互补金属氧化物半导体（CMOS）工艺,设计了一款能够满足LTE和802.11 b/g/e等多种无线通信应用标准的2~5 GHz的宽带CMOS LNA。为了实现宽带输入匹配与足够大的宽带功率增益,并在有限的功耗下获得较低的噪声系数,设计的LNA使用了两级电阻反馈、电流复用结构和噪声消除技术。后仿真结果表明,在1.5 V直流电源供电下,电路功耗仅9.03 m W,低噪声放大器芯片核心面积仅为0.76 mm×0.81 mm,在2~5 GHz频段内,噪声系数为2.46~2.73 d B,功率增益大于16.7 d B,输入输出反射系数均低于-10 d B。因此,所设计的低噪声放大器,性能优良,适用于低噪声、低功耗的宽带无线通信产品。
文摘基于GF 8HP 0.12μm Bi CMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根（RMS）误差的单片集成5～40 GHz 5 bit数控衰减器。该衰减器采用桥T和单刀双掷（SPDT）开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度。测试结果显示,在5～40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 d B,最大值为14.2 d B,幅度均方根误差小于0.39 d B,相移均方根误差小于5.7°,1 d B压缩点输入功率大于＋11 d Bm,芯片核心面积为0.86 mm×0.39 mm。
