期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于FPGA的千兆以太网协议分析技术
1
作者 王安意 《电子质量》 2011年第11期8-11,共4页
该文主要阐述在FPGA(Field-Programmable Gate Array)内千兆以太网协议数据流帧的生成、编码、组帧、解帧及协议帧分析,详细地阐述了BCM5421和FPGA组合的硬件设计技术、协议发生的FPGA设计技术、协议解码、过滤、性能分析的FPGA设计技... 该文主要阐述在FPGA(Field-Programmable Gate Array)内千兆以太网协议数据流帧的生成、编码、组帧、解帧及协议帧分析,详细地阐述了BCM5421和FPGA组合的硬件设计技术、协议发生的FPGA设计技术、协议解码、过滤、性能分析的FPGA设计技术等关键技术的实现途径。 展开更多
关键词 千兆以太网 fpga(field-programmable GATE array) TCP/IP
在线阅读 下载PDF
FPGA-based acceleration for binary neural networks in edge computing 被引量:1
2
作者 Jin-Yu Zhan An-Tai Yu +4 位作者 Wei Jiang Yong-Jia Yang Xiao-Na Xie Zheng-Wei Chang Jun-Huan Yang 《Journal of Electronic Science and Technology》 EI CAS CSCD 2023年第2期65-77,共13页
As a core component in intelligent edge computing,deep neural networks(DNNs)will increasingly play a critically important role in addressing the intelligence-related issues in the industry domain,like smart factories ... As a core component in intelligent edge computing,deep neural networks(DNNs)will increasingly play a critically important role in addressing the intelligence-related issues in the industry domain,like smart factories and autonomous driving.Due to the requirement for a large amount of storage space and computing resources,DNNs are unfavorable for resource-constrained edge computing devices,especially for mobile terminals with scarce energy supply.Binarization of DNN has become a promising technology to achieve a high performance with low resource consumption in edge computing.Field-programmable gate array(FPGA)-based acceleration can further improve the computation efficiency to several times higher compared with the central processing unit(CPU)and graphics processing unit(GPU).This paper gives a brief overview of binary neural networks(BNNs)and the corresponding hardware accelerator designs on edge computing environments,and analyzes some significant studies in detail.The performances of some methods are evaluated through the experiment results,and the latest binarization technologies and hardware acceleration methods are tracked.We first give the background of designing BNNs and present the typical types of BNNs.The FPGA implementation technologies of BNNs are then reviewed.Detailed comparison with experimental evaluation on typical BNNs and their FPGA implementation is further conducted.Finally,certain interesting directions are also illustrated as future work. 展开更多
关键词 ACCELERATOR BINARIZATION field-programmable gate array(fpga) Neural networks Quantification
在线阅读 下载PDF
BD2/GPS高精度同步时钟装置的设计与应用 被引量:2
3
作者 周大勇 刘鹏 +3 位作者 刘树昌 孙风雷 刘冲 李超 《吉林大学学报(信息科学版)》 CAS 2014年第3期262-266,共5页
针对CCD(Charge Coupled Device)相机在探测脉冲激光光斑过程中曝光时刻与脉冲激光同步的问题,提出一种利用超前预测方式同步触发CCD相机抓拍光斑图像的高精度时钟源设计方案。该装置主要采用北斗2导航系统(BD2:BeiDou2 navigation sate... 针对CCD(Charge Coupled Device)相机在探测脉冲激光光斑过程中曝光时刻与脉冲激光同步的问题,提出一种利用超前预测方式同步触发CCD相机抓拍光斑图像的高精度时钟源设计方案。该装置主要采用北斗2导航系统(BD2:BeiDou2 navigation satellite system)/全球定位系统(GPS:Global Positioning System),双模接收单元提供的协调世界时(UTC:Universal Time Coordinated)时间以及高精度秒脉冲(PPS:One-Pulse Per Second)时间基准作为同步时钟装置的基准源,并结合现场可编程门阵列(FPGA:Field-Programmable Gate Array)高速时序计算与微控制单元接口技术,保证CCD相机同步抓拍时间,从而完成高精度的同步触发。实验表明,该装置可以提供微秒级时间同步精度和标准授时信息,有效地缩短了CCD相机曝光时间,得到完整清晰的高信噪比脉冲激光光斑图像。 展开更多
关键词 时间同步精度 北斗2导航系统 秒脉冲 现场可编程门阵列 PULSE PER second(PPS) field-programmable GATE array(fpga)
在线阅读 下载PDF
基于机器视觉的坯布疵点实时自动检测平台 被引量:6
4
作者 李冠志 万贤福 +2 位作者 汪军 李立轻 陈霞 《东华大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第1期11-16,共6页
为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详... 为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详细阐述了图像采集与处理系统的设计之后,结合AR谱算法对坯布自动检测平台进行了相关调试和试验验证,结果表明该平台已实现了预期的研发要求. 展开更多
关键词 机器视觉 自动验布 疵点检测 数字信号处理(DSP) 现场可编程门阵列(fpga) digital SIGNAL processing(DSP) field-programmable GATE array(fpga)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部