期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种用于片上网络的拥塞感知哈密尔顿最短路径路由算法
被引量：
4
1
作者
康子扬
彭凌辉
+2 位作者
周干
林博
王蕾
《计算机工程与科学》
CSCD
北大核心
2022年第6期986-993,共8页
类脑处理器能够支持多种脉冲神经网络SNN的部署来完成多种任务。片上网络NoC能够用较少的资源和功耗解决片上复杂的互连通信问题。现有的类脑处理器多采用片上网络来连接多个神经元核,以支持神经元之间的通信。SNN在时间步内瞬时突发的...
类脑处理器能够支持多种脉冲神经网络SNN的部署来完成多种任务。片上网络NoC能够用较少的资源和功耗解决片上复杂的互连通信问题。现有的类脑处理器多采用片上网络来连接多个神经元核,以支持神经元之间的通信。SNN在时间步内瞬时突发的通信会在短时间内产生大量的脉冲报文。在这种通信行为下,片上网络会在短时间内达到饱和,造成网络拥塞。片上网络中非拥塞感知路由算法会进一步加剧网络拥塞状态,如何在每一个时间步内有效处理这些数据包,从而降低网络延迟,提高吞吐率,成为了目前需要解决的问题。首先对SNN的瞬时猝发通信特性进行了分析;然后提出一种拥塞感知的哈密尔顿路径路由算法,以降低NoC平均延迟和提高吞吐率;最后,使用Verilog HDL实现该路由算法,并通过模拟仿真进行性能评估。在网络规模为16×16的2D Mesh结构的片上网络中,相对于没有拥塞感知的路由算法,在数量猝发模式和概率猝发模式下,所提出的拥塞感知路由算法的NoC平均延迟分别降低了13.9%和15.9%;吞吐率分别提高了21.6%和16.8%。
展开更多
关键词
类脑处理器
片上网络
哈密尔顿路径
路由算法
拥塞感知
在线阅读
下载PDF
职称材料
一种类脑处理器片上网络的验证框架
2
作者
陈小帆
杨智杰
+7 位作者
彭凌辉
王世英
周干
李石明
康子扬
王耀
石伟
王蕾
《计算机工程与科学》
CSCD
北大核心
2022年第5期769-778,共10页
近年来,随着摩尔定律的放缓,传统体系结构逐渐面临“存储墙”和“功耗墙”问题。如今新型计算模式和体系结构层出不穷,其中就包含了类脑计算。由于其存算一体的特点,类脑计算已逐步打破了冯·诺依曼体系结构带来的“存储墙”和“功...
近年来,随着摩尔定律的放缓,传统体系结构逐渐面临“存储墙”和“功耗墙”问题。如今新型计算模式和体系结构层出不穷,其中就包含了类脑计算。由于其存算一体的特点,类脑计算已逐步打破了冯·诺依曼体系结构带来的“存储墙”和“功耗墙”限制,在类脑处理器上相关类脑算法得到了高效的应用。现阶段在大规模生物神经网络的应用场景下,需要提升多核类脑处理器的规模可扩展性,保持其高数据吞吐量和低传输延时。现今,大多数多核类脑处理器的设计采用片上网络作为互连结构。然而目前关于这类片上网络的验证研究还相对较少。鉴于片上网络对多核类脑处理器的重要性,建立一套完整而鲁棒的片上网络功能验证框架意义重大。旨在基于随机化方法来生成行为级和FPGA硬件级测试所需的激励文件,通过对日志文件进行高效处理实现较为全面的功能验证。
展开更多
关键词
片上网络
现场可编程逻辑门阵列
功能验证
脉冲神经网络
类脑计算
在线阅读
下载PDF
职称材料
题名
一种用于片上网络的拥塞感知哈密尔顿最短路径路由算法
被引量：
4
1
作者
康子扬
彭凌辉
周干
林博
王蕾
机构
国防科技大学计算机学院
出处
《计算机工程与科学》
CSCD
北大核心
2022年第6期986-993,共8页
基金
国家重点研发计划(2018YFB2202603)。
文摘
类脑处理器能够支持多种脉冲神经网络SNN的部署来完成多种任务。片上网络NoC能够用较少的资源和功耗解决片上复杂的互连通信问题。现有的类脑处理器多采用片上网络来连接多个神经元核,以支持神经元之间的通信。SNN在时间步内瞬时突发的通信会在短时间内产生大量的脉冲报文。在这种通信行为下,片上网络会在短时间内达到饱和,造成网络拥塞。片上网络中非拥塞感知路由算法会进一步加剧网络拥塞状态,如何在每一个时间步内有效处理这些数据包,从而降低网络延迟,提高吞吐率,成为了目前需要解决的问题。首先对SNN的瞬时猝发通信特性进行了分析;然后提出一种拥塞感知的哈密尔顿路径路由算法,以降低NoC平均延迟和提高吞吐率;最后,使用Verilog HDL实现该路由算法,并通过模拟仿真进行性能评估。在网络规模为16×16的2D Mesh结构的片上网络中,相对于没有拥塞感知的路由算法,在数量猝发模式和概率猝发模式下,所提出的拥塞感知路由算法的NoC平均延迟分别降低了13.9%和15.9%;吞吐率分别提高了21.6%和16.8%。
关键词
类脑处理器
片上网络
哈密尔顿路径
路由算法
拥塞感知
Keywords
neuromorphic
network on chip
Hamilton path
routing algorithm
congestion-aware
分类号
TP393.03 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
一种类脑处理器片上网络的验证框架
2
作者
陈小帆
杨智杰
彭凌辉
王世英
周干
李石明
康子扬
王耀
石伟
王蕾
机构
国防科技大学计算机学院
出处
《计算机工程与科学》
CSCD
北大核心
2022年第5期769-778,共10页
基金
国家重点研发计划(2018YFB2202603)。
文摘
近年来,随着摩尔定律的放缓,传统体系结构逐渐面临“存储墙”和“功耗墙”问题。如今新型计算模式和体系结构层出不穷,其中就包含了类脑计算。由于其存算一体的特点,类脑计算已逐步打破了冯·诺依曼体系结构带来的“存储墙”和“功耗墙”限制,在类脑处理器上相关类脑算法得到了高效的应用。现阶段在大规模生物神经网络的应用场景下,需要提升多核类脑处理器的规模可扩展性,保持其高数据吞吐量和低传输延时。现今,大多数多核类脑处理器的设计采用片上网络作为互连结构。然而目前关于这类片上网络的验证研究还相对较少。鉴于片上网络对多核类脑处理器的重要性,建立一套完整而鲁棒的片上网络功能验证框架意义重大。旨在基于随机化方法来生成行为级和FPGA硬件级测试所需的激励文件,通过对日志文件进行高效处理实现较为全面的功能验证。
关键词
片上网络
现场可编程逻辑门阵列
功能验证
脉冲神经网络
类脑计算
Keywords
network on chip
field programmable gate array(FPGA)
functional verification
spiking neural network(SNN)
neuromorphic computing
分类号
TP393 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种用于片上网络的拥塞感知哈密尔顿最短路径路由算法
康子扬
彭凌辉
周干
林博
王蕾
《计算机工程与科学》
CSCD
北大核心
2022
4
在线阅读
下载PDF
职称材料
2
一种类脑处理器片上网络的验证框架
陈小帆
杨智杰
彭凌辉
王世英
周干
李石明
康子扬
王耀
石伟
王蕾
《计算机工程与科学》
CSCD
北大核心
2022
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
