新的系统级语言模式为SoC设计人员提供整合设计环境被引量：1

New System-Level Language Landscape is an Integration Vista for SoC Designers

在线阅读下载PDF

导出

摘要随着项目复杂程度的提高,最新的系统语言的聚合可以促进生产能力的激增,并为处在电子设计自动化(EDA)行业中的设计企业带来益处。SystemVerilog和SystemC这两种语言在设计流程中的共存,可以带来显著的实际利益和经济效果。

作者 Dave Kelf

机构地区 Synopsys公司

出处《世界电子元器件》 2003年第7期73-74,共2页 Global Electronics China

关键词 SOC 系统语言电子设计自动化 SYSTEMVERILOG SYSTEMC

同被引文献7

1陈绍贺,赵明,王京.基于SystemC的片上系统设计[J].微电子学与计算机,2005,22(4):51-52. 被引量：11
2Chris Lennard Davorin Mista.电子设计正进入系统级时代[J].电子设计技术 EDN CHINA,2006,13(4):139-140. 被引量：1
3Rindert Schutten.基于ESL并采用SystemC和SystemVerilog的设计流程[J].电子设计技术 EDN CHINA,2006,13(4):142-142. 被引量：5
4辛明瑞,时晨,高德远,张伟功.面向空间应用的片上系统集成技术研究[J].微电子学与计算机,2006,23(6):194-197. 被引量：6
5System Verilog 3.1a Language Reference Manual.Accellera's extensions to verilog[M].California:Accellera,Napa,2004.
6Stuart Sutherland,Simon Davidmann,Peter Flake.Systemverilog for design[M].Germany:Springer,2006.
7黎宝峰,陈杰,颜永红.适于SoC的统一设计语言SystemVerilog[J].半导体技术,2003,28(12):25-29. 被引量：2

1闫沫.基于SystemVerilog的验证平台建模技术[J].现代电子技术,2009,32(18):10-12. 被引量：2
2李洋洋,吴武臣,王龙伟,王宁,侯立刚.基于断言的验证方法在UART模块中的应用研究[J].微电子学与计算机,2010,27(1):151-153. 被引量：7
3黄思远,邵智勇,于承兴,常华,张波.VMM中功能覆盖率收敛技术[J].现代电子技术,2010,33(4):16-18. 被引量：5
4杨鹏飞,付修峰.多重覆盖率导向结合断言的FPGA验证方法研究及应用[J].计算机与现代化,2013(5):176-180. 被引量：1
5侯林涛,陈海燕,李明,陈俊杰.一种面向片上向量存储器的UVM验证平台[J].计算机与数字工程,2019,47(11):2718-2722. 被引量：1
6董大伟,郭楹.基于工业应用的远程终端控制器系统设计[J].集成电路应用,2020,37(4):22-24.

世界电子元器件

2003年第7期

内容加载中请稍等...