期刊文献+

用于图像传感器的自调节加速补偿锁相环设计 被引量:1

A Phase Locked Loop Built-in Self-regulating Acceleration Compensation Circuit for Image Sensoring
原文传递
导出
摘要 设计了一款用于高速图像传感器的可自调节、加速补偿CMOS电荷泵锁相环电路,通过在传统锁相环电路拓扑中,附加"双模式"逻辑时控的、低功耗加速充电补偿模块,实现了锁定时间与功耗的双重优化。基于180nm/1.8 V CMOS工艺完成锁相环的电路设计和性能仿真,结果表明,基于所提出的加速补偿方案,改进后的锁相环可有效满足图像传感器对低功耗、高速、高频和低噪声输出特性的需求。在输入频率为1 GHz的参考信号时,压控振荡器可达到0.55~2.82 GHz,即2.27 GHz的频率范围,相位噪声为-98.149 dBc/Hz@1 MHz,锁定时间缩短至5.2μs,整体功耗仅为1.98 mW,同时输出的抖动噪声可低至2.81μV/√Hz@1MHz,多个性能指标优于所对比的同类锁相环电路。 A self-adjustable CMOS charge pump phase-locked loop(CPLL)circuit with accelerated compensation for high-speed image sensors is designed.Regarding to traditional PLL topology,a"dual-mode"logical clock-controlled and low-power accelerated charging compensation module is added to achieve synchronize optimization in locking time and power consumption.Based on the 180 nm/1.8 V CMOS process,the circuit design and performance simulation are implemented.The results show that,based on the proposed acceleration compensation scheme,the improved PLL can meet the requirements of high-speed image sensoring application with low noise,low power and high frequency.When a reference signal of 1 GHz is input,the proposed voltage-controlled ring-oscillator reaches 0.55~2.82 GHz with 2.27 GHz frequency range,phase noise is-98.149 d Bc/Hz@1 MHz,locking time is shortened to 5.2μs,average power consumption is only 1.98 mW,and the jitter noise in output can be as low as 2.81μV/√Hz@1 MHz.The proposed PLL has significant superior circuit in power and locking time compared with some other design cases.
作者 邓智耀 刘博 孙立功 王鹏飞 段文娟 张金灿 DENG Zhiyao;LIU Bo;SUN Ligong;WANG Pengfei;DUAN Wenjuan;ZHANG Jincan(Electronic Science and Technol.,School of Electrical Engin.,Henan University of Science and Technol.,Luoyang 471000,CHN)
出处 《半导体光电》 CAS 北大核心 2021年第5期630-634,640,共6页 Semiconductor Optoelectronics
基金 国家自然科学基金项目(61704049,61804046) 河南省科技厅科技计划项目(192102210087,202102210322) 河南科技大学研究生质量提升工程项目(2020YZL-008)。
关键词 CMOS高速图像传感器 锁相环 快速锁定 低功耗 开关控制逻辑电路 CMOS high-speed image sensor phase locked loop fast phase locked low power consumption switch control logic circuit
作者简介 邓智耀(1997-),男,广西桂林人,硕士研究生,主要研究方向为低功耗快速锁定模拟、数字锁相环及其应用系统;通信作者:刘博(1982-),男,辽宁锦州人,博士,副教授,主要研究方向为混合信号/低功耗模拟/射频集成电路设计及优化算法。
  • 相关文献

参考文献4

二级参考文献9

共引文献8

同被引文献5

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部