基于C单元的低开销SEU加固锁存器设计

Design of Low Overhead SEU Reinforcement Latch based on C Unit

在线阅读下载PDF

导出

摘要随着集成电路工艺水平的提高,软错误逐渐成为影响电路可靠性的主要因素.针对这种情况,提出了一种低开销的SEU锁存器加固结构.该结构基于C单元加入了反馈回路来保证电路的可靠性和减少电路在功耗延时上的开销.仿真结果证明了结构设计的可靠性,对比于前人提出的经典容错结构,本锁存器设计在容错能力上有了很大的进步,且大大减少了开销.

作者余果徐辉施峰 YU Guo;XU Hui;SHI Feng

机构地区安徽理工大学电气与信息工程学院安徽理工大学计算机科学与工程学院

出处《赤峰学院学报（自然科学版）》 2020年第3期49-51,共3页 Journal of Chifeng University(Natural Science Edition)

基金国家自然科学基金项目(61704001,61404001,61304046) 安徽省高校省级自然科学研究重大项目(KJ2014ZD12)。

关键词软错误加固锁存器单粒子翻转低开销

分类号 TN47 [电子电信—微电子学与固体电子学]

引文网络
相关文献

参考文献3

1黄正峰,倪涛,欧阳一鸣,梁华国.容忍单粒子多节点翻转的三模互锁加固锁存器[J].电子科技大学学报,2016,45(5):750-756. 被引量：3
2黄正峰,倪涛,易茂祥.一种低开销加固锁存器的设计[J].微电子学,2016,46(3):387-392. 被引量：2
3胡伟武,李国杰.纳米级工艺对微处理器设计的挑战[J].中国集成电路,2008,17(7):10-24. 被引量：3

二级参考文献37

1Wei-WuHu Fu-XinZhang Zu-SongLi.Microarchitecture of the Godson-2 Processor[J].Journal of Computer Science & Technology,2005,20(2):243-249. 被引量：52
2JAHINUZZAMAN S M, RENNIE D J, SACHDEV M. A soft error tolerant 10T SRAM bit-cell with differential read capability [J]. IEEE Trans Nuel Sci, 2009, 56(6): 3768-3773.
3BAUMANN R C. Radiation-induced soft errors in advanced semiconductor technologies [J]. IEEE Trans Dev & Mater Reliab, 2005, 5(3): 305-316.
4PETERSEN E, KOGA R, SHOGA M A, et al. The single event revolution [J]. IEEE Trans Nucl Sci, 2013, 60(3): 1824-1835.
5SHAO Y, DEY S. Separate dual-transistor registers-a circuit solution for on-line testing of transient error in UDSM-IC [C] /// 9th IEEE IOLTS. 2003: 7-11.
6LIN S, KIM Y B, LOMBARDI F. Design and performance evaluation of radiation hardened latches for nanoscale CMOS [J]. IEEE Trans VLSI Syst, 2011, 19(7): 1315-1319.
7OMAlqA M, ROSSI D, METRA C. Latch susceptibility to transient faults and new hardening approach [J]. IEEE Trans Comput, 2007, 56 (9): 1255-1268.
8NAN H, CHOI K. Low cost and highly reliable hardened latch design for nanoscale CMOS technology [J]. MicroelecReliab, 2012, 52(6): 1209-1214.
9FAZELI M, PATOOGHY A, MIREMADI S G, et al. Feedback redundancy: a power efficient SEU- tolerant latch design for deep sub-micron technologies [C] // IEEE/IFIP Int Conf Depend Syst & Networks. Edinburgh, UK. 2007: 276-285.
10RAIAEI R, TABANDEH M, RASPIIDIAN B. Single event upset immune latch circuit design using C- element [C] // IEEE 9th Int Conf ASIC. Xiamen, China. 2011: 252-255.

共引文献4

1邱根,毕东杰,彭礼彪.一种应用于SRAM型FPGA寄存器的容错设计[J].中国测试,2018,44(9):75-79. 被引量：3
2吕辰,张晓明,檀杰,晁正正.基于Cortex-M4F内核的无人机载解算硬件加速技术[J].中国测试,2018,44(4):106-111. 被引量：1
3徐辉,余果,汪勇,刘杰.新型高性能容忍多节点翻转锁存器结构的设计[J].湖州师范学院学报,2020,42(2):64-70.
4刘帅,虞致国,洪广伟,顾晓峰.面向微处理器核的片上老化检测模块设计[J].传感器与微系统,2021,40(2):89-91. 被引量：1

1徐辉,余果,汪勇,刘杰.新型高性能容忍多节点翻转锁存器结构的设计[J].湖州师范学院学报,2020,42(2):64-70.
2无.全球首款多阵列忆阻器存算一体系统问世[J].机械制造,2020,58(3):50-50.
3梁贤赓,华更新,高瑛珂.一种针对Cache Tag单错及邻位双错的低开销容错方法[J].空间控制技术与应用,2020,46(1):60-65.
4黄正峰,王敏,李雪筠,鲁迎春,倪天明.45 nmCMOS工艺三模冗余加固锁存器的性能评估[J].合肥工业大学学报（自然科学版）,2020,43(3):364-369.
5投稿须知[J].体育文化导刊,2020(1).
6Probing the limit of quantum dot photovoltaic devices by adjusting interface through in situ TEM technology[J].Science Foundation in China,2019,27(4):24-24.
7王宁.变频电源及控制器件中接地的问题研究[J].电子乐园,2019(28):272-272.
8Bing Ye,Li-Hua Mo,Tao Liu,Jie Luo,Dong-Qing Li,Pei-Xiong Zhao,Chang Cai,Ze He,You-Mei Sun,Ming-Dong Hou,Jie Liu.Geant4 simulation of proton-induced single event upset in three-dimensional die-stacked SRAM device[J].Chinese Physics B,2020,29(2):374-380. 被引量：1
9HE Qing.A Feminist Study of The Mystic Masseur[J].Journal of Literature and Art Studies,2019,9(12):1239-1243.

赤峰学院学报（自然科学版）

2020年第3期

浏览历史

内容加载中请稍等...

基于C单元的低开销SEU加固锁存器设计

参考文献3

二级参考文献37

共引文献4

相关作者

相关机构

相关主题

浏览历史