基于FPGA时钟网络数据传播问题分析及同步技术研究

在线阅读下载PDF

导出

摘要随着FPGA在工业及民用电子产品中越来越多的应用,逻辑复杂度也随之提高。因此对其可靠性、安全性的要求也越来越高。FPGA设计中若存在多个时钟,且时钟之间是异步的,此时就必须考虑数据在异步时钟域间传播时带来的问题,针对不同的设计,采取相应的同步机制。

作者王鑫东王伟涛

出处《黑龙江科技信息》 2016年第3期137-138,共2页 Heilongjiang Science and Technology Information

关键词 FPGA设计多时钟域同步

参考文献3

1Mike Stein,Paradigm Works.Crossing the abyss: asynchronous signals in asynchronous world [J].EDN magazine July 24,2003,pp: 326-337.
2San Jose.Real Intent Introduces CDC Verification for Ahera Customers[R].Real Intent Inc.2008.3.
3spyglass CDC[R].ATRENTA.2012.

1薛毅,彭建朝,许向众.基于Avalon总线的非标准以太网控制器IP核设计[J].微计算机信息,2012,28(10):176-178. 被引量：2
2Rick Kelly.跨时钟域信号同步的IP解决方案[J].中国集成电路,2010,19(10):66-76. 被引量：1
3魏芳,刘志军,马克杰.基于Verilog HDL的异步FIFO设计与实现[J].电子技术应用,2006,32(7):97-99. 被引量：9
4范玉明,孙璞.分布式路由器的设计探究[J].硅谷,2011,4(3):38-38.
5张渠,李平.多时钟域下同步器的设计与分析[J].电子设计应用,2005(11):85-86. 被引量：8
6林一帆,曾晓洋,陈俊,吴敏,龚铭.一种基于流水线结构的双时钟域数据交换技术[J].计算机工程,2007,33(10):243-245.
7朱嫄,高建华.通过控制逻辑复杂度提高软件可靠性的方法[J].计算机工程,2004,30(1):73-74. 被引量：1
8鲁玲.多时钟域数据传递的FPGA实现[J].现代电子技术,2007,30(21):130-132. 被引量：6
9赵永建,段国东,李苗.集成电路中的多时钟域同步设计技术[J].计算机工程,2008,34(9):246-247. 被引量：13
10杨会建,田成军,杨志娟,廖醒宇,杨阳.基于FPGA的SDRAM乒乓读写操作设计[J].长春理工大学学报（自然科学版）,2015,38(2):67-71. 被引量：12

黑龙江科技信息

2016年第3期

内容加载中请稍等...