期刊文献+

一种分步式Dual slope ADC的研究与设计

Design of a new subranged dual slope A/D converter
在线阅读 下载PDF
导出
摘要 介绍了一种分步式Dual slope ADC,并且详细介绍了此结构提出的理论基础、电路的具体结构和仿真结果。该Dual slope ADC的系统时钟为1 MHz,输入电压范围为0.5 V^4.5 V,电源电压为5 V。相对于传统的Dual slope ADC,此分步式Dual slope ADC不但可以达到更高的分辨率,而且弥补了传统的Dual slope ADC的缺点,即对于全集成电路的大分布电容的要求以及高分辨率转换时间过长,使得此新型模数转换器还具有速度快(远远快于双积分ADC的速度)的优点。 This paper presents a new architecture of the accurate dual slope analog-to-digital converter. This architecture not only has a higher resolution and a lower conversion time than traditional dual slope analog-to-digital converter but also solve the prob- lem of large capacitance in integrated circuit, the device has a system clock frequency of 1 MHz for a supply voltage of 5 V with an input voltage from 0.5 V to 4.5 V. Experimental results are given to confirm the operation of the proposed dual slope ADC.
作者 杜微 李荣宽
出处 《电子技术应用》 北大核心 2015年第10期45-48,共4页 Application of Electronic Technique
关键词 双积分A/D转换器 复用 自动补偿 高分辨率 dual slope ADC reuse automatic compensation high resolution
作者简介 杜微(1987-),男,硕士研究生,主要研究方向:片上系统(SOC)研究、设计与工具开发。 李荣宽(1964-),男,博士,教授,主要研究方向:片上系统(SOC)研究、设计与系统工具开发。
  • 相关文献

参考文献4

  • 1RAZAVIB.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等,译.西安:西安交通大学出版社,2001:432-470.
  • 2ALLEN P E,HOLBERG D R.CMOS analog circuit design[M] Second edition. Oxford University. Inc, ISBN 0-19- 511644- 5,2002.
  • 3JOHNS D A,MARTIN K.Analog integrated circuit design[M] New York : iley, 1997.
  • 4BAKER R J.CMOS circuit design,layout and simulation[M] 3rd Edition ,John Wiley & Sons ,2010.

共引文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部