摘要
为了提高访存效率,提供可以与计算流水线并行执行的多个独立的访存流水线,魂芯DSP片上存储器设计时采用分块内存结构,并在核内提供多个独立的地址生成单元用于访存操作.针对分块内存的结构特点,编译器对程序中的存储访问构建关于变量的冲突图,对分块内存进行存储块分配,优化数据在分块内存的分布.以数据在分块内存的优化分布为基础,指导程序中访存操作在地址生成单元的优化分配,使得编译器生成的代码可以最大程度地挖掘程序中数据访问的并行性.实验表明,基于分块内存的数据分配分布优化为其它优化如地址寄存器的分簇、访存向量化、软件流水等经典优化提供了良好基础,保证了编译器生成的代码可以充分发挥魂芯DSP提供的指令级并行能力.
To improve the efficiency of memory access and provide multiple memory access pipeline which can be executed independ- ently in parallel with computing pipeline,BWDSP adopts block memory architecture and multiple address generation units. Therefore BWDSP compiler constructs conflict graph on memory access for program variables, and does block allocation to optimize data distri- bution on blocked memories. Based on this ,optimal allocation is finished for program memory access on address generation units, so that codes generated by compiler can maximize the data parallelism implied in programs. Experiments show that data distribution opti- mization provides a good prerequisite for other classic optimizations such as clustering on address register, memory access vectorization and software pipelining,to ensure radically that the codes can give full play to instruction-level parallelism equipped by BWDSP.
出处
《小型微型计算机系统》
CSCD
北大核心
2015年第4期815-819,共5页
Journal of Chinese Computer Systems
基金
国家"核心电子器件
高端通用芯片及基础软件产品"重大专项(2012ZX01034001-001)资助
关键词
分块内存
地址生成单元
冲突图
数据分布
block memory
address generation unit
conflict graph
data distribution
作者简介
王向前，男，1985年生，博士研究生，研究方向为编译器设计与优化。E-mail：forward@mail．ustc．edu．cn
洪一．男，1963年生，教授，博士生导师，主要研究方向为信号处理器体系结构设计。
郑启龙，男，1969年生，副教授，研究方向为并行计算与并行编译．
