摘要
介绍一种新型有限域乘法器,其基本原理是引入多项式拆分概念和多项式拆分方法,将m次的多项式拆分成两个m/2次多项式分别做有限域乘法,这样可以降低乘法运算的阶数,用加法计算电路来代替。并且根据这种算法设计了新型乘法器的电路实现,将这种新型乘法器并且与比特串行乘法器的仿真结果做对比。结果表明新型的有限域乘法器达到了较高的系统数据吞吐率,可以应用于纠错系统、RS编码器和译码器中。
This paper describes a concept of ＂polynomial split＂,and based on this,a polynomial splitting method for RS encoder is proposed,and then a new finite field multiplier thus designed.This paper presents the theory of the new algorithm and the circuit of this new finite field multiplier.It also gives the circuit of bit serial multiplier,thus realizing a comparison of its efficiency to that of the new design.The simulation results show that new finite field multiplier could achieve a fairly high data throughput and low complexity,thus is suitable for error-correction system RS encoder and decoder.
出处
《通信技术》
2011年第5期169-171,共3页
Communications Technology
基金
国家自然科学基金资助项目(批准号:60873006)
北京市自然科学基金资助项目(No.4062009No.4082009)
北京市教委重点项目(No.KZ200710028014)
关键词
有限域
乘法器
多项式乘法
纠错码
VHDL
finite field
multiplier
high-speed decoding
polynomial multiplication
VHDL
作者简介
杨博（1986-），男，硕士研究生，主要研究方向为嵌入式计算机系统结构与纠错技术；
张伟功（1967-），男，博士研究生，研究员，主要研究方向为嵌入式计算机系统结构与容错技术、系统集成与VLSI设计方法学；
丁瑞（1978-），男，博士研究生，讲师，主要研究方向为嵌入式计算机系统结构与图像处理：
胡永勤（1982-），男，硕士研究生，主要研究方向为嵌入式计算机系统结构与容错技术。
