期刊文献+

基于FPGA的高性能Viterbi译码器的设计 被引量:4

The Design of High Performance Viterbi Decoder Based on FPGA
在线阅读 下载PDF
导出
摘要 卷积码的Viterbi译码算法已经被广泛地应用到通信和信号处理的各个领域.为了兼顾性能和面积,文中设计的(2,1,7)卷积码的Viterbi译码器采用串并结合的方式,对译码器的核心部分加比选单元作出了较大改进,在性能和资源的占用等方面较传统的译码器有了较大改善. Convolutional code and its Viterbi decoding algorithm had been widely applied to various fields of communication and signal processing. This paper presents the decoding scheme of (2,1,7) convolutional code. In order to take both speed and size into account, the decoder combines parallel structure with serial structure. The core part of the decoder, Add-Compare-Select Unit, has been improved greatly, and the whole decoder has the advantages of performance and resource expense than traditional Viterbi decoder.
作者 邱磊 张岩
出处 《微电子学与计算机》 CSCD 北大核心 2010年第7期246-249,共4页 Microelectronics & Computer
关键词 卷积码 VITERBI 加比选单元 FPGA convolutional code Viterbi add-compare-select unit FPGA
作者简介 邱磊男,(1985-),硕士研究生.研究方向为通信信号处理. 张岩男,教授,博士生导师.研究方向为面向消费类电子芯片片上系统.
  • 相关文献

参考文献6

  • 1王新梅 肖国镇.纠错码-原理与方法[M].西安:西安电子科技大学出版社,2001..
  • 2黄君凯,王鑫.一种高速Viterbi译码器的优化设计及Verilog实现[J].微电子学与计算机,2005,22(2):178-182. 被引量:10
  • 3Richard B Wells.工程应用编码与信息理论[M].北京:机械工业出版社,2003.
  • 4张健,刘小林,匡镜明,王华.高速Viterbi译码器的FPGA实现[J].电讯技术,2006,46(3):37-41. 被引量:7
  • 5Viterbi A J. Error bounds for convolutional codes and an asymptotically optimum decoding algorithm [ J ]. IEEE Trans Inform Theory, 1967,13(2) :260 - 269.
  • 6Hekstra A P. An alternative to metric rescaling in Viterbi decoders[ J ]. IEEE Trans Communications, 1989,37 ( 11 ) : 1220 1222.

二级参考文献9

  • 13GPP TSG RAN, Multiplexing and Channel Coding(FDD),3GPP TSG RAN WGI TS 25.212 v3.4.0, 2000.9.
  • 2王新梅 肖国镇.纠错码一原理与方法[M].西安:西安电子科技大学出版社,2001..
  • 3Theodore S. Rappart.Wireless Communitions Principles and Practice[M],Publishing House of Electronics Industry,1999.
  • 4G Fettweis, H Meyr. Parallel Vitebi Algorithm Implementation:Breaking the ACS Bottleneck.IEEE Trans.on Communications, August, 1989,37(8).
  • 5G Feygin, P G Gulak. Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders. IEEE Trans.on Comm. Mar. 1993,41: 425-429.
  • 6刘明业.硬件描述语言Verilog[M].北京:清华大学出版社,2001..
  • 7王新梅 肖国镇.纠错码-原理与方法[M].西安:西安电子科技大学出版社,2001..
  • 8A P Hekstra.An Alternative to Metric Rescaling in Viterbi Decoders[J].IEEE Trans.Comm,1989,37:1220-1222.
  • 9G Ungerboeck,H K Thapar.VLSI Architectures for Metric Normalization in the Viterbi Alogrithm[C]//.IEEE International Conference on(vol.3).1999:1497-1500.

共引文献159

同被引文献13

引证文献4

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部