摘要
针对航空电子设备BIT(机内测试)试验,设计了一种基于FPGA(现场可编程门阵列)的VME总线故障注入设备。该设备的控制单元用于完成故障注入设备的总体控制,是实现故障注入任务的关键。详细分析了VME总线故障注入设备的总体框架,给出了VME总线故障注入设备控制单元的设计方案,包括详细的软、硬件设计方法以及该系统的工作流程,并通过测试工具验证了控制单元设计和功能的正确性。最后,讨论了BIT试验中故障注入技术应用未来研究工作的开展方向。
To realize the BIT experiment for avionics, this paper put forward an architecture of VME bus fault injection equipment based on FPGA. The control module, the key for the fault injecting realization, had the function of the overall control for the equipment. Proposed the software and hardware design of control module for the fault injection equipment and the workflow of the fault injection system in detail, based on the framework of VME bus fault injection equipment. This paper also proposed the design pattern for the control module of fault injection equipment, which contained detailed design techniques and system workflow. Moreover, validated the design and function of control module by test tools. At last, it discussed the research prospect of fault injection technique in BIT experiment.
出处
《计算机应用研究》
CSCD
北大核心
2010年第5期1785-1787,共3页
Application Research of Computers
关键词
机内测试
VME总线
故障注入
现场可编程门阵列
build-in-test（BIT）
VME bus
fault injection
FPGA（field programmable gate arrays）
作者简介
刘梦玥 （1984-），女，天津人，硕士研究生，主要研究方向为测试性验证（故障注入）（meredith1201@gmail．com）；
徐萍（1978-），女，博士，主要研究方向为故障诊断、测试性试验验证；
高小鹏（1967-），男，副教授，博士，主要研究方向为嵌入式系统设计；
刘斌（1967-），男，博导，博士，主要研究方向为软件故障学．
