期刊文献+

C波段数字锁相频率合成器的设计 被引量:4

Design of C Band PLL Frequency Synthesizer
在线阅读 下载PDF
导出
摘要 介绍了一种C波段频率源的设计和实现方法。采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4GHz,功率大于10dBm,相位噪声优于-74.1dBc/Hz@1kHz。该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中。 C band frequency synthesizer is presented. The design is based on digital phase locked loop (PLL) technology. The output of the frequency synthesizer is 6.4 GHz, with the power 10 dBm, and phase noise better than -74.1 dBc/Hz@ 1 kHz. The frequency synthesizer can be used widely in the communication and test systems.
出处 《科学技术与工程》 2009年第13期3813-3816,共4页 Science Technology and Engineering
关键词 C波段 频率合成器 锁相环 相位噪声 C band frequency synthesizer PLL phase noise
作者简介 王志猛(1982-),男,硕士研究生,研究方向:射频与微波电路。E—mail:zmwang1224@yahoo.com.cn。 通信作者简介:周以国(1964-),男,研究员、硕士生导师,研究方向:机载合成孔径雷达微波电路与器件,E-mail:yiguo_zhou@sohu.com
  • 相关文献

参考文献5

  • 1恽小华.现代频率合成技术综述[J].电子学报,1995,23(10):148-151. 被引量:29
  • 2郑继禹,万心平,张厥盛.锁相环路-理论与应用.北京:人民邮电出版社,1976:22-45.
  • 3白居宪.低相位噪声微波锁相频率源设计.西安:西安交通大学出版社,1990:92-134
  • 4Analog Device Inc. AD4113 datasheet. 2004
  • 5Banerjee D. PLL performance, simulation and design. 4th Edition(电子版).2006:181-188

二级参考文献3

  • 1恽小华,南京理工大学学报,1995年,19卷,3期
  • 2王建新,南京理工大学学报,1994年,4期,69页
  • 3Zhou Wei,Proc AFCS,1993年

共引文献28

同被引文献19

引证文献4

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部