期刊文献+

基于ASIC的128点FFT处理器的设计 被引量:2

The design of 128-point FFT processor based on ASIC
在线阅读 下载PDF
导出
摘要 所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核. We introduces the design of 128 -point fixed -point FFT processor which is primarily applied in the MB- OFDM based UWB system,and based on the radix- 22/2 arithmetic of 128 -point Fast Fourier Transform (FFT) , a parallel and pipeline hardware architecture of FFT processor was designed . Then the state machine of the FFT controller was designed. Finally a FFT IP controller core with high performances was realized, which meets the demand timing and design technology and the whole system reaches the following target: the 66 MHz working frequency, the 3.54 mm2 area and the 71.6 mW power dissipation.
出处 《福州大学学报(自然科学版)》 CAS CSCD 北大核心 2008年第6期836-840,共5页 Journal of Fuzhou University(Natural Science Edition)
基金 福州大学育苗基金资助项目(2008-XY-12826583)
关键词 专用集成电路 处理器 快速傅里叶变换 状态机 ASIC processor FFT state machine
作者简介 赖松林(1972-),男,讲师.
  • 相关文献

参考文献4

  • 1Aiello G A, Rogerson G D. Ultra- wideband wireless systems[J]. IEEE Microwave Mag June, 2003, 4(2) : 36 -47.
  • 2韩泽耀.高速高性能FFr处理器的VLSI实现研究[D].杭州:浙江大学,2002.
  • 3万红星,陈禾,韩月秋.实时可重配置FFT处理器的ASIC设计[J].北京理工大学学报,2006,26(4):342-344. 被引量:5
  • 4Chen S, Yu Y, Chen B L, et al. Design of a 128 -point fourier transform chip for UWB applications[C]//8th International Conference on Solid -State and Integrated Circuit Technology Proceedings (ICSICT). Shanghai: IEEE Press, 2006:23 -26.

二级参考文献7

  • 1高振斌,陈禾,韩月秋.可变2^n点流水线FFT处理器的设计与实现[J].北京理工大学学报,2005,25(3):268-271. 被引量:4
  • 2万红星,陈禾,韩月秋.一种高速并行FFT处理器的VLSI结构设计[J].电子技术应用,2005,31(5):45-48. 被引量:15
  • 3胡广书.数字信号处理[M].北京:清华大学出版社,1997..
  • 4Rabiner L R,Gold B.Theory and application of digital signal processing[M].NJ:Prentice-Hall,1975.
  • 5Chang Yunnan.An efficient pipelined FFT architecture[J].Circuits and System,2003,50(6):322-325.
  • 6Bi Guoan,Jones E V.A pipelined FFT processor for word-sequential data[J].IEEE Transactions on Acoustics,Speech and Signal Processing,1989,37(12):1-6.
  • 7Hasan M,Arslan T.A delay spread based low reconfigurable FFT processor architecture for wireless receives[C] ∥ Proceedings of 2003 International Symposium on System-on-Chip (IEEE Cat.No.03EX748).Tampere,Finland:IEEE,2003:135-138.

共引文献4

同被引文献10

引证文献2

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部