期刊文献+

利用FPGA实现GPS失步下精确守时 被引量:14

Realize accurate timing with FPGA during GPS synch failure
在线阅读 下载PDF
导出
摘要 选用M+12 Timing Oncore Receiver GPS模块、Cyclone Ⅱ系列EP2C8现场可编程逻辑门阵列(FPGA)、10MHz高精度恒温晶振等设计硬件电路,实现GPS时钟在失步情况下精确对时。由GPS模块接收GPS卫星授时信号,输出秒脉冲和GPS时标至FPGA,同时恒温晶振10MHz脉冲信号输至FPGA,经FPGA处理后的秒脉冲信号和GPS时标信息通过驱动电路并行送到串口或光纤模块。软件分成秒脉冲上升沿判别、10MHz晶振脉冲计数、GPS失步情况下秒脉冲生成、GPS时标接收/发送4个功能模块,用VHDL语言对各软件模块进行功能开发,并给出了程序清单。仿真和试验结果表明,该方法可保证GPS时钟在失步12h内秒脉冲误差小于50μs。 The hardware circuit for realizing accurate timing during GPS synch failure is designed with a M+12Timing Oncore Receiver GPS(Global Position System) module,a Cyclone II series EP2C8 FPGA(Field Programmable Gate Array)and a 10 MHz high-precision constant-temperature crystal. The GPS module receives GPS time signal and sends second pulse and GPS time to FPGA while the constant-temperature crystal sends 10 MHz pulse to FPGA: The processed second pulse and GPS time are then sent in parallel to serial port or optical fiber module through the driver circuit. The four software functional modules are developed with VHDL language:second-pulse rising edge detection,10 MHz crystal pulse counting,a second pulse generation and GPS time transceive,and their program lists are given. Simulation and experiment show that the error of second pulse is less 50 μs within twelve hours after GPS synch failure.
出处 《电力自动化设备》 EI CSCD 北大核心 2007年第7期109-112,共4页 Electric Power Automation Equipment
关键词 GPS FPGA 硬件平台 软件流程 仿真试验 GPS FPGA hardware platform software flow simulation and experiment
作者简介 杨永标(1978-),男,江苏海门人,工程师,从事变电站综合自动化的研究工作(E-mail:yangyongbiao@sohu.com) 杨晓渝(1977-),男,重庆人,工程师,从事变电站综合自动化的研究工作。 周捷(1969-),男,广东汕头人,高级工程师,博士,从事变电站综合自动化的研究工作。
  • 相关文献

参考文献9

二级参考文献25

共引文献152

同被引文献98

引证文献14

二级引证文献109

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部