摘要
介绍了FPGA在实现异步FIFO及其在跨时钟域逻辑设计中的应用,并利用Gray码作异步FIFO指针的方法。该FIFO实现方案与使用传统方案相比,避免了亚稳态的出现,性能更稳定。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的仿真及综合结果。
This paper introduces the technology of asyn- chronous FIFO using FPGA in logic designs across the multi-clock region,and the method of using Gray code as the pointers of asynchronous FIFO.This method can avoid metastability compared to traditional method and get more stable performance.This design realizes with verilog hardware describing language,so it has a good flexibility and portability.Finally,it gives the system sim- ulation and synthesis results.
出处
《计算机与数字工程》
2007年第1期141-144,共4页
Computer & Digital Engineering
作者简介
吴昆，男，硕士研究生，研究方向：数字系统设计。嵌入式系统应用。
盛翊智，男，教授，研究方向：计算机控制与网络系统；工业图象处理与识别；嵌入式系统设计。
