期刊文献+

超前进位加法器优化设计的结构参数约束

Configuration Parameter Constraints of the Optimizing Design of CLA
在线阅读 下载PDF
导出
摘要 在超前进位加法器基本单元电路及其组合方案优化设计的基础上,将微电子工艺水平制约下的速度、面积、功耗约束经分析归纳转化为超前进位加法器全面优化的结构参数约束,推导出了组位数ljm模块层数Mj与门电路最大扇入Nf anin(m ax)、扇出Nf anout(m ax)的约束公式.公式给出了超前进位加法器结构参数(ljm、Mj)在优化设计中的约束,为超前进位加法器的优化设计规则奠定了基础. The speed and power dissipation and area constraints were translated into configuration parameter constraints based on the optimizing design of basic circuit unit and combination scenario of CLA by means of analytic and induction. The constraint formula of these bit number of classes ljm. maximum hierarchy number of the module Mj. maximum fanin number Nfanin(max) and maximum fanout number Nfanout(max) of gating circuit were deducted. The constraints of configuration parameter (ljm、Mj) of CLA were given in the formulae, the foundation for the optimal design rule of CLA was laid.
出处 《中南民族大学学报(自然科学版)》 CAS 2006年第1期58-61,共4页 Journal of South-Central University for Nationalities:Natural Science Edition
基金 中南民族大学科学研究基金资助项目(YZY99006)
关键词 超前进位加法器 优化设计 结构参数 扇入 扇出 约束公式 carry lookahead adders (CLA) optimizing design configuration parameter fanin fanout constraint formula
作者简介 周大鹏(1969-),男,硕士研究生,研究方向:电路与系统集成设计,E-mail:zhoudapeng.cn@163.com 通讯联系人
  • 相关文献

参考文献7

  • 1Huong Yen-mou, Kuo J B. A high speed conditional carry select (CCS)adder circuit with a Successively incremented carry number block (S1CNB) structure for low-voltage VLSI implementation [J], IEEE Transactions on Circuits and systems, 2000,47(10):1074-1079.
  • 2Bui Hungtien, Wang Yuke, Jiang Yingtao. Design and analysis of low-power 10-Transislor full adders using novel XOR-XNOR gates [J]. IEEE Transactions on Circuits and systems. 2002,49(1):25-30.
  • 3Walter C D. Montgomery exponentiation needs no final subtractions [J]. Electronics Letters, 1999, 35(21):1831-1832.
  • 4王礼平,王观凤.超前进位加法器基本单元电路及其组合方案的优化设计[J].中南民族大学学报(自然科学版),2004,23(2):41-45. 被引量:5
  • 5王礼平,王观凤.超前进位加法器的延迟时间公式与优化设计[J].武汉理工大学学报(交通科学与工程版),2004,28(4):585-588. 被引量:6
  • 6王礼平,王观凤.超前进位加法器混合模块延迟公式及优化序列[J].微电子学与计算机,2005,22(1):152-155. 被引量:4
  • 7[美]Wakerly J F.数字设计原理与实践[M].3版,林生,金京林,葛红,等译.北京:机械工业出版社,2003:64—127.

二级参考文献17

  • 1王礼平,王观凤.顶层进位级联CLA的算法与设计规则[J].华中科技大学学报(自然科学版),2004,32(7):88-91. 被引量:6
  • 2王礼平,王观凤.超前进位加法器基本单元电路及其组合方案的优化设计[J].中南民族大学学报(自然科学版),2004,23(2):41-45. 被引量:5
  • 3王礼平,王观凤.超前进位加法器的延迟时间公式与优化设计[J].武汉理工大学学报(交通科学与工程版),2004,28(4):585-588. 被引量:6
  • 4Wang Chuachin, Huang Chenjung, Tai Kunchu.A 1.0-GHz 0.6?m 8-bit carry lookahead adder using PLA-styled all-n-transister logic.IEEE Transactions on Circuits and Systems, 2000, 47(2):133~135
  • 5薛宏熙,边计年,苏明. 数字系统设计自动化. 北京:清华大学出版社,1996.144-147
  • 6Yen-Mou Huang, James B Kuo. A High-speed Conditional carry Select (CCS) Adder Circuit with a Successively Incremented Carry Number Block (SICNB) Structure for Low-Voltage VLSI Implementation[J]. IEEE Transactions on Circuits and Systems, 2000,47(10):1074-1079.
  • 7Nagandra C, et al. Area-time-power Tradeoffs in Parallel Adders [J]. IEEE Transactions on Circuits and systems.1996,43(10): 689-702.
  • 8C Wang, et al. A 1.25GHz 32 bit Tree-Structured Carry Lookahead adder [A]. IEEE Intl. Syrup. On Circuits and Systems [C]. Sydney, Australia, 2001,4: 80-83.
  • 9Yuke wang, C Pai, Xiaoyu Song. The Design of Hybrid Carry-Lookahead/Carry-Select Adders[J]. IEEE Transactions on Circuits and systems, 2002,49(1): 16-24.
  • 10Shams A M, Bayoumi M A. A Novel HighPerformance CMOS 1-Bit Full-Adder Cell [J].IEEE Transactions Circuits and Systems, 2000,47(5) :478-481

共引文献11

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部