期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种并行输出的折叠计数器方案 被引量：1

A Folding Counters Scheme of Parallel-Output
在线阅读 下载PDF
导出
摘要 提出了一种并行输出的折叠计数器方案.折叠计数器作为一种测试模式生成器取得了很高的测试数据压缩率,但由于其每个时钟周期只产生一位测试数据,故只能应用于单扫描链结构,这样就会导致测试时间过长.建议方案通过改进折叠计数器结构使其实现并行输出,这一改进既能保持折叠计数器高测试数据压缩率的优势,又能最大限度地降低测试应用时间,同时对应的解压结构简单规则. 提出了一种并行输出的折叠计数器方案.折叠计数器作为一种测试模式生成器取得了很高的测试数据压缩率,但由于其每个时钟周期只产生一位测试数据,故只能应用于单扫描链结构,这样就会导致测试时间过长.建议方案通过改进折叠计数器结构使其实现并行输出,这一改进既能保持折叠计数器高测试数据压缩率的优势,又能最大限度地降低测试应用时间,同时对应的解压结构简单规则.
作者 李松坤 梁华国 吴义成 易茂祥
机构地区 合肥工业大学计算机与信息学院 合肥工业大学电子科学与应用物理学院
出处 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期200-203,共4页 Journal of Computer Research and Development
基金 国家自然科学基金项目(60876028) 国家自然科学基金重点项目(60633060) 高等学校博士学科点专项科研基金项目(200803590006) 安徽省海外高层次人才项目(2008Z014) 安徽高校省级自然科学研究重点项目(KJ2010A280)
关键词 内建自测试 折叠计数器 翻转控制 BIST folding counters reversal control
分类号 TP3 [自动化与计算机技术—计算机科学与技术]
  • 相关文献

参考文献5

二级参考文献24

  • 1梁华国,方祥圣,蒋翠云,欧阳一鸣,易茂祥.一种选择折叠计数状态转移的BIST方案[J].计算机研究与发展,2006,43(2):343-349. 被引量：12
  • 2M. Abramoviei, M. Breuer, A. Friedman. Digital Systems Testing and Testable Design. New York: Computer Science Press, 1990.
  • 3S. Hellebrand, J. Rajski, S. Tarnick, et al. Built-in test for circuits with scan based on reseeding of multiple-polynomial linear-feedback shift registers. IEEE Trans. Computers. 1995, 44(2):223-233.
  • 4A. Chandra, K. Chakrabarty. Test data compression and test resource partitioning for system-on-a-chip using frequency-directed run-length (FDR) codes. IEEE Trans. Computers, 2003, 52(8): 1076-1088.
  • 5Abhijit Jas, Jayabrata Ghosh-Dastidar, Mom-Eng Ng, et al. An efficient test vector compression scheme using selective Huffman coding. IEEE Trans. CAD of Integrated Circuits and Systems,2003, 22(6) : 797-806.
  • 6A. Chandra, K. Chakrabarty, Test data compression for system-on-a-chip using Golomb codes. IEEE VLSI Test Symp,Montreal, Canada, 2000.
  • 7Armin Wuertenberger, Christofer S. Tautermann, Sybille Hellehrand. A hybrid coding strategy for optimized test data compression. IEEE lath Test Conf., Charlotte, NC, USA,2003.
  • 8F. Brglez, et al, Accelerated ATPG and fault grading via testability analysis, IEEE Int'1 Symp, Circuits and Systems,Kyho, 1985.
  • 9F. Brglez, D. Bryan, K. Kozminski. Combinational profiles of sequential benchmark circuits. IEEE Int'1 Syrup. Circuits on Systems, Portland, 1989.
  • 10Chen C A，IEEE Trans Computer Aided Design Circuits Systems，1998年，17卷，8期，692页

共引文献57

同被引文献13

  • 1梁华国,方祥圣,蒋翠云,欧阳一鸣,易茂祥.一种选择折叠计数状态转移的BIST方案[J].计算机研究与发展,2006,43(2):343-349. 被引量：12
  • 2Sato Y, Kajihara S, Yoreda T, et al. DART: Dependable VLSI test architecture and its implementation [C] //Proc of 2012 IEEE Int Test Conf (ITC). Piscataway, NJ: IEEE, 2012:1-10.
  • 3Wang S. A BIST TPG for low power dissipation and high fault coverage [J]. IEEE Trans on Very Large Scale Integrated (VLSI)Systems, 2007, 15(7): 777-788.
  • 4Krishna C V, Jas A, Touba N A. Test vector encQding using partial LFSR reseeding [C] //Proc of 2001 IEEE Int Test Conf (ITC). Piscataway, NJ: IEEE, 2001:885-893.
  • 5Kim H S, Kang S. Increasing encoding efficiency of LFSR reseeding-based test compression [J]. IEEE Trans on Computer-Aided Design of Integrated Circuits and Systems, 2006, 25(5): 913-917.
  • 6l.ien W (', Lee K J, Hsieh T Y. A test-per-clock LFSR reseeding algorithm for concurrent reduction on test sequence length and test data volume [C] /]Proc of the 21st IEEE Asian Test Symp (ATS). Piscataway, NJ.. IEEE, 2012 278-283.
  • 7Kalaiselvi M, Neelukumari K S. I.FSR-reseeding scheme for achieving test coverage [C] /]Proc of 2013 Int Con[ on Information Communication and Embedded Systems (ICI(.'ES). Piscataway, NJ: IEEE, 2013.- 1209-1213.
  • 8Liang H G, Hellebrand S, Wunderlich H J. Two dimensional test data compression for scan-based deterministic BIST [C ]/Proc of 2001 IEEE Int Test Conf (ITC). Piscataway, NJ, IEEE, 2001 894-902.
  • 9Rajski J, "I'yszer J, Kassab M, et al. Embedded deterministic test [J]. IEEE Trans on Computer-Aided Design of Integrated Circuit and System, 2004, 23(5) : 776-792.
  • 10Kongtim P, Reungpeerakul T. Parallel LFSR reseeding with selection register for mixed-mode BIST [C]//Proc of the 19th IEEE Asian Test Syrup fATS). Piscataway, NJ.- IEEE, 2010:153-158.

引证文献1

二级引证文献1

计算机研究与发展
2010年 第S1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部