期刊文献+

基于VMM的ASIC建模验证 被引量:1

在线阅读 下载PDF
导出
摘要 随着数字集成电路设计越来越复杂,验证的难度也越来越大。根据完成的一款分组传送以太网交换芯片的项目总结验证的经验,提出了一种基于VMM验证平台的行为级建模的验证方法。项目的验证结果表明,这种验证方法可以方便地进行RTL和参考模型的联合仿真,并采用分层的验证环境,能最大限度地提高验证效率和覆盖率,有效地减少验证工作量和缩短验证时间。
机构地区 电子科技大学
出处 《科技经济市场》 2008年第10期3-5,共3页
作者简介 罗登富(1984-)男,汉族,四川人,硕士研究生,2006年9月就读于电子科技大学微电子与固体电子学院.
  • 相关文献

参考文献4

  • 1[2]Janick Bergeron.WRITING TESTBENCHES Functional Verification of HDL Models[M].NEW YORK,KLUWER.ACADEMIC PUBLISHERS,2002.
  • 2[3]Accellera Organization.System Verilog 3.1a Language Reference Manual Accellera's Extensions to Verilog[M].California,Accellera Organization Inc,2004.
  • 3[4]Janiok Bergeron,Eduard Cermy.SystemVerilog验证方法学[M].北京,北京航空航天大学出版社,2007.
  • 4[5]Chris Spear.SYSTEMVER.ILOG FOR.VERIFICATION A Guide to Learning the Testbench Language Features[M].California,Synopsys Inc,2006.

同被引文献3

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部