摘要
针对机间数据链(Intraflight Datalink,IFDL)网络中的时间同步问题,设计并实现一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的网络时间同步方案。使用位置消息,到达检测时间,计算出主从节点时间偏差,实现单次交互完成时间同步。重点介绍系统设计方案和FPGA的实现方法。通过硬件实验验证,从节点时隙时间与主节点时隙可保持亚微秒级时间同步。
In order to solve the issue of time synchronization which occurs in Intraflight Datalink(IFDL)networks,this paper proposed an implementation scheme of network timing based on Field Programmable Gate Array(FPGA).Using location message and the time of arrival to calculate time bias for master-salve node.This paper focuses on the system design and FPGA implementation.The hardware experiment shows that the time slot between the salve node and master node keep sub-microsecond time synchronization.
作者
李波
LI Bo(No.10 Research Institute of China Electronics Technology Group Corporation,Chengdu 610036,China)
出处
《电声技术》
2021年第10期61-63,67,共4页
Audio Engineering
作者简介
李波(1987-),男,硕士,研究方向为通信系统协议的设计与实现。
