期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
一种集成IIR滤波的三阶噪声整形逐次逼近ADC设计
1
作者 佟星元 孙鼎宇 辛昕 《西安邮电大学学报》 2024年第4期57-66,共10页
针对经典噪声整形(Noise-Shaping,NS)无源逐次逼近型(Successive Approximation Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)精度较低问题,提出了一种动态放大器与无限冲激响应(Infinite Impulse Response,IIR)滤波器级... 针对经典噪声整形(Noise-Shaping,NS)无源逐次逼近型(Successive Approximation Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)精度较低问题,提出了一种动态放大器与无限冲激响应(Infinite Impulse Response,IIR)滤波器级联的三阶NS-SAR ADC设计方法。利用动态放大器增益和IIR滤波器积分来补偿余量电压损失,以提高NS-SAR ADC的精度。同时,采用基于浮动反相器的放大器(Floating Inverter Amplifier,FIA)提高ADC的稳健性。基于0.18μm互补金属-氧化物-半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺进行设计,实验结果表明,设计的ADC在考虑工艺-电压-温度波动的情况下,以10 bits电路结构实现了大于4.3 bits的有效位数提升;在1.8 V电源电压、2 kS/s采样速率和8倍过采样率条件下,信噪失真比为88.2 dB,功耗为1.05μW,能效优值为168.9 dB。与经典NS-SAR ADC设计相比,所提设计实现了较高的ADC精度。 展开更多
关键词 模数转换器 噪声整形 动态放大器 无限冲激响应滤波器 余量电压
在线阅读 下载PDF
基于FPGA的ECC快速算法研究及设计 被引量:4
2
作者 陈俊杰 孟李林 袁阳 《微电子学与计算机》 CSCD 北大核心 2016年第8期139-143,148,共6页
椭圆曲线算法(ECC)的核心是点乘算法(KP),KP性能决定了ECC的性能.针对素数域点乘运算速度慢的问题,提出了一种基于改进NAF的点乘并行调度算法.在深入分析Jacobian射影坐标系下点加算法和倍点算法的基础上,分别设计了点加并行运算算法和... 椭圆曲线算法(ECC)的核心是点乘算法(KP),KP性能决定了ECC的性能.针对素数域点乘运算速度慢的问题,提出了一种基于改进NAF的点乘并行调度算法.在深入分析Jacobian射影坐标系下点加算法和倍点算法的基础上,分别设计了点加并行运算算法和倍点并行运算算法.基于Cyclone IV系列的FPGA开发平台实现了改进后ECC算法的硬件设计.硬件测试结果表明:完成一次点乘运算需要111 860个时钟周期.与改进前算法相比,运算速度提高了40.3%.如将改进后的点乘算法基于ASIC实现,预估点乘算法性能可达到72 393.6次/s. 展开更多
关键词 椭圆曲线 点乘算法 素数有限域 并行调度 FPGA
在线阅读 下载PDF
多态并行处理器的数据通信和路由器的设计 被引量:3
3
作者 海虎 李涛 +1 位作者 韩俊刚 杨婷 《电子技术应用》 北大核心 2014年第8期38-40,47,共4页
随着多核技术的发展,核间通信问题面临新的挑战,核间通信性能决定了整个多核处理器的性能。通过分析多核处理器的数据通信需求,提出了一种适用于多态并行处理器的数据通信结构。该结构采用邻接共享寄存器实现的核间近邻通信和路由器硬... 随着多核技术的发展,核间通信问题面临新的挑战,核间通信性能决定了整个多核处理器的性能。通过分析多核处理器的数据通信需求,提出了一种适用于多态并行处理器的数据通信结构。该结构采用邻接共享寄存器实现的核间近邻通信和路由器硬件加速结构实现的远程通信两种数据通信方式,远程通信机制的路由器使用输入缓存机制实现,采用经典的确定性路由算法——XY路由算法实现了路由计算,加入多播和容错技术,采用专用的仲裁机制简化了设计复杂度。这些改进降低了处理器的核间通信延迟和功耗,提高了多态并行处理器的性能。 展开更多
关键词 多核技术 核间通信 路由器 多播
在线阅读 下载PDF
数字低压差稳压器综述
4
作者 沈祥 魏东东 +1 位作者 辛昕 权星 《西安邮电大学学报》 2025年第1期58-65,共8页
数字低压差稳压器(Digital Low Dropout Regulators,DLDO)由于数字兼容性高、可综合性强、工艺拓展及稳定性好的特点,在高效细粒度电源管理方面具有广泛应用。对传统DLDO工作原理进行了阐述,指出传统DLDO的瞬态响应被时钟频率所限制、... 数字低压差稳压器(Digital Low Dropout Regulators,DLDO)由于数字兼容性高、可综合性强、工艺拓展及稳定性好的特点,在高效细粒度电源管理方面具有广泛应用。对传统DLDO工作原理进行了阐述,指出传统DLDO的瞬态响应被时钟频率所限制、能效偏低。针对同步、异步和比例-积分-微分(Proportional-Integral-Differential,PID)DLDO 3种主要的系统级架构进行稳定性分析,对比总结了自适应时钟、自偏置比较器、瞬态增强等能效提升技术。最后,汇总了现有代表性DLDO的性能指标和品质因数(Figure of Merit,FoM),并指明了DLDO的设计趋势和未来发展方向。 展开更多
关键词 低压差稳压器 快速瞬态响应 片上系统 稳定性分析 自偏置比较器
在线阅读 下载PDF
一种两步式斜坡ADC非理想特性分析及设计
5
作者 佟星元 王杨 《西安邮电大学学报》 2022年第6期7-13,共7页
为了减小两步式斜坡(Two-step Single Slope, TS-SS)模数转换器(Analog-to-Digital Converter, ADC)中寄生电容导致的误差电压,提出了一种两步式斜坡ADC非理想特性分析及设计方法。分析了保持电路非理想特性对整体TS-SS ADC性能的影响,... 为了减小两步式斜坡(Two-step Single Slope, TS-SS)模数转换器(Analog-to-Digital Converter, ADC)中寄生电容导致的误差电压,提出了一种两步式斜坡ADC非理想特性分析及设计方法。分析了保持电路非理想特性对整体TS-SS ADC性能的影响,并针对粗细量化衔接处开关的寄生对ADC有效位数的影响,提出采用栅压自举开关来代替金属氧化物半导体型(Metal Oxide Semiconductor, MOS)开关。基于0.18μm互补金属氧化物半导体型(Complementary Metal Oxide Semiconductor, CMOS)工艺,设计了一种由6位粗量化与6位细量化相结合实现的12位TS-SS ADC。仿真结果表明,在40 kS/s采样频率下,ADC的无杂散动态范围为74.62 dB,信噪失真比为68.16 dB。提出的方法可有效降低寄生电容带来的误差电压对ADC有效位数的影响。 展开更多
关键词 模数转换器 两步式 斜坡ADC 寄生电容 栅压自举开关
在线阅读 下载PDF
工艺-电压-温度综合稳健的亚1 V 10位SAR ADC 被引量:1
6
作者 张畅 佟星元 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2050-2057,共8页
采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字... 采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字化程度较高,为了降低整体功耗,采用小于标准电压的亚1 V供电.然而,对于异步SAR ADC,在低压下面临严峻的PVT不稳健问题,传统采用固定延迟电路的方式无法应对所有的PVT偏差,会导致ADC良率下降.提出一种用于异步SAR ADC的可配置延迟调控技术,采用3输入译码器调节延迟电路的电流,以满足ADC在多种PVT组合下所需的延时,在TT,SS,FF,SF,FS这5种工艺角,0.9~1 V供电范围和-40~85℃的温度范围下,均取得了良好的动态特性.在0.95 V供电,采样速率为200 kS/s时,总功耗为2.24μW,FoM值仅为16.46 fJ/Conv.-step. 展开更多
关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 工艺-电压-温度(PVT) 低压 低功耗
在线阅读 下载PDF
电荷再分配逐次逼近模数转换器开关时序综述 被引量:1
7
作者 辛昕 毛文 佟星元 《西安邮电大学学报》 2022年第3期46-52,共7页
电容阵列是限制电荷再分配逐次逼近(Successive Approximation Register,SAR)模数转换器能耗和面积的主要模块。从当前SAR模数转换器电容阵列在开关时序能耗和面积方面的相关研究工作,可得电容陈列开关时序设计忽略了比较器设计难度和... 电容阵列是限制电荷再分配逐次逼近(Successive Approximation Register,SAR)模数转换器能耗和面积的主要模块。从当前SAR模数转换器电容阵列在开关时序能耗和面积方面的相关研究工作,可得电容陈列开关时序设计忽略了比较器设计难度和参考电平数量的影响,导致SAR模数转换器的能效并未显著提升。对电荷再分配SAR模数转换器传统开关时序、单调开关时序、基于共模电平的(V_(cm)-based)开关时序以及近年来的多种开关时序进行理论分析与仿真软件建模验证,发现积分非线性分裂(Integral Non-linearity Splitting,INLS)开关时序在能耗、面积和线性度上实现了协同优化。通过分析总结了现有主要开关时序的优缺点,并展望了电荷再分配SAR模数转换器开关时序的发展趋势和方向。 展开更多
关键词 逐次逼近 模数转换器 电容阵列 开关时序
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部