期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
3D NAND闪存数据保持力与初始状态依赖性研究 被引量:3
1
作者 张明明 王颀 +1 位作者 井冲 霍宗亮 《电子学报》 EI CAS CSCD 北大核心 2020年第2期314-320,共7页
数据保持力是NAND闪存重要的可靠性指标,本文基于用户在使用模式下,通过设计测试方法,研究了电荷捕获型3D NAND闪存初始阈值电压-2V至3V的范围内数据保持力特性.结果表明初始状态为编程态时,可以有效降低NAND闪存高温数据保留后的误码率... 数据保持力是NAND闪存重要的可靠性指标,本文基于用户在使用模式下,通过设计测试方法,研究了电荷捕获型3D NAND闪存初始阈值电压-2V至3V的范围内数据保持力特性.结果表明初始状态为编程态时,可以有效降低NAND闪存高温数据保留后的误码率,特别是随着擦写次数的增加,不同初始状态下电荷捕获型3D NAND闪存数据保持力差异更加明显,结论表明闪存最适宜存放的状态为0-1V,电荷捕获型3D NAND闪存器件应避免长期处于深擦除状态.并基于不同初始状态闪存高温数据保留后的数据保持力特性不同的现象进行了建模和演示,通过设计实验验证,机理解释模型符合实验结果.该研究可为电荷捕获型3D NAND闪存器件的长期存放状态提供理论参考. 展开更多
关键词 数据保持力 初始状态 误码率 机理模型 3D NAND
在线阅读 下载PDF
三维闪存中基于钨互连的空气隙结构的制备工艺 被引量:1
2
作者 袁璐月 刘峻 +3 位作者 范鲁明 郭安乾 夏志良 霍宗亮 《半导体技术》 CAS 北大核心 2019年第4期281-285,共5页
将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难。基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(... 将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难。基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(CMP)之后去除SiO_2介质层,然后再利用化学气相淀积(CVD)法淀积一层台阶覆盖率较低的介质在金属互连线层内形成空气隙。采用空气隙结构代替原来的SiO_2介质层可降低约37.4%的寄生电容,且薄膜的台阶覆盖率会进一步降低电容。TCAD仿真和电性能测试结果表明,采用该方法制备的空气隙结构可降低互连延迟。 展开更多
关键词 三维闪存 W互连 RC延迟 空气隙 低台阶覆盖率
在线阅读 下载PDF
一种高精度直流参数测试系统的设计与实现 被引量:5
3
作者 张为 王佳琪 童炜 《天津大学学报(自然科学与工程技术版)》 EI CSCD 北大核心 2020年第12期1288-1294,共7页
随着集成电路产业的快速发展,芯片的集成度越来越高,芯片测试成本占整个生产成本的比例越来越大.高精度、低成本的直流参数自动测试系统已然成为现今集成电路测试的必然要求.为满足我国当代集成电路产业发展的需要,快速且有效地检验芯... 随着集成电路产业的快速发展,芯片的集成度越来越高,芯片测试成本占整个生产成本的比例越来越大.高精度、低成本的直流参数自动测试系统已然成为现今集成电路测试的必然要求.为满足我国当代集成电路产业发展的需要,快速且有效地检验芯片性能,对集成电路直流参数测试原理和测试技术展开研究.提出了一种基于现场可编程门阵列的集成电路直流参数的测试方法,在模块化的设计原则基础上,以低成本高精度为方向,搭建了测试系统的软硬件框架结构.设计了具有宽测试范围、高测量精度的精密测量电路,具有16个独立可编程电压输出通道和一路测量电路,可以施加并测量最大±30 V的电压和最大±500 mA的电流.系统采用现场可编程门阵列作为控制中心,通过硬件语言Verilog HDL编程实施对系统的逻辑控制,进一步降低成本并提高系统的可移植性;通过线性拟合得出每一条测试回路的校准系数,改变DAC实际偏移量,使得施加在被测器件上的激励值接近理想值来提高系统测试精度.实验采用高精度电阻作为负载对不同测量模式下的系统性能进行了验证并计算出测试精度,测试结果显示:基于现场可编程门阵列的直流参数测试系统取得了较高的测试精度和较广的测试范围,经校准后的测试系统相对误差都在±0.03%之内,能够满足三维闪存芯片直流参数测试的需要,并且具有一定的通用性. 展开更多
关键词 集成电路测试 直流参数测试 精密测量单元 系统误差校准 现场可编程门阵列
在线阅读 下载PDF
大马士革工艺中等离子体损伤的天线扩散效应
4
作者 赵悦 杨盛玮 +2 位作者 韩坤 刘丰满 曹立强 《半导体技术》 CAS 北大核心 2019年第1期51-57,72,共8页
等离子体技术的广泛应用给工艺可靠性带来了挑战,等离子体损伤的评估成为工艺可靠性评估的重要内容之一。针对大马士革工艺中的等离子体损伤问题,提出了天线扩散效应,确定了相应工艺的天线扩散系数,提高了工艺可靠性评估的准确性。根据... 等离子体技术的广泛应用给工艺可靠性带来了挑战,等离子体损伤的评估成为工艺可靠性评估的重要内容之一。针对大马士革工艺中的等离子体损伤问题,提出了天线扩散效应,确定了相应工艺的天线扩散系数,提高了工艺可靠性评估的准确性。根据不同介质层沉积对器件的影响,确定了等离子体增强化学气相沉积(PECVD)是大马士革工艺中易造成等离子体损伤的薄弱环节之一。实验结果表明,同种工艺满足相同的天线扩散效应,此时工艺参数的改变不会影响天线扩散系数。对带有不同天线结构的PMOS器件进行可靠性分析,得知与密齿状天线相比,疏齿状天线对器件的损伤更严重,确定了结构面积和间距是影响PECVD工艺可靠性水平的关键参数。 展开更多
关键词 大马士革工艺 天线扩散效应 等离子体增强化学气相沉积(PECVD) 等离子体损伤 经时击穿(TDDB)
在线阅读 下载PDF
具有SLA结构的12位并行计数器架构的设计
5
作者 张为 赵创 苗林 《仪表技术与传感器》 CSCD 北大核心 2020年第9期46-50,共5页
针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器。SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺。触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且... 针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器。SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺。触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且速度快。该设计使用80 nm CMOS工艺,Cadence Virtuoso和HSPICE实现。结果表明:设计的计数器最差情况下工作频率为1.03 GHz,平均功耗为169.13μW。 展开更多
关键词 真单向时钟触发器 状态预估 低功耗 高速 并行计数器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部