-
题名基于CPLD的简易数字频率计的设计
被引量：3
- 1
-
-
作者
张洋
-
机构
重庆市三峡师范学校
-
出处
《现代电子技术》
2011年第19期183-186,共4页
-
文摘
CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的"Top-Down"(自上而下)的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。
-
关键词
CPLD
VHDL
频率计
设计
-
Keywords
CPLD
VHDL
frequency meter
design
-
分类号
TN409-34
[电子电信—微电子学与固体电子学]
-
