期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种高速时钟分配电路单粒子效应测试系统设计
1
作者 魏亚峰 蒋伟 +4 位作者 陈启明 孙毅 刘杰 李曦 张磊 《现代电子技术》 北大核心 2024年第10期57-63,共7页
时钟分配电路是电子系统中信号处理单元参考时钟及多路时钟分配的关键元器件,其跟随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,进而影响系统性能指标甚至基本功能。为此,提出一种针对数字单元翻转的微测试方法,结合分段存储技... 时钟分配电路是电子系统中信号处理单元参考时钟及多路时钟分配的关键元器件,其跟随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,进而影响系统性能指标甚至基本功能。为此,提出一种针对数字单元翻转的微测试方法,结合分段存储技术完成高速时钟分配电路的单粒子效应的在线测试系统设计。另外,在HI-13串列加速器与HIRFL回旋加速器上进行了试验验证,成功监测到单粒子翻转、单粒子功能中断等典型单粒子效应。最后根据试验数据并结合FOM方法进行了电路在轨故障率推算,这对于集成电路研制阶段的测试评估与应用阶段的系统验证都有重要意义。 展开更多
关键词 单粒子效应 时钟分配电路 HI-13串列加速器 HIRFL回旋加速器 单粒子锁定 单粒子翻转
在线阅读 下载PDF
高精度低消耗CORDIC算法设计 被引量:2
2
作者 姚亚峰 杨金岷 +1 位作者 周群群 付东兵 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第12期69-75,共7页
针对CORDIC算法存在硬件资源消耗大、输出精度低等问题,提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上,采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差,区间合并迭... 针对CORDIC算法存在硬件资源消耗大、输出精度低等问题,提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上,采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差,区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗.仿真结果表明,改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性,在寄存器消耗上也相比基本算法减少36.8%,相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时,改进算法的平均误差相比基本算法降低37.0%,相比三段式和两段式算法分别降低19.4%和24.5%,因此更适用于高速、高精度、低消耗的现代数字通信. 展开更多
关键词 坐标旋转计算机 角度二极化重编码 区间合并迭代 数字信号处理
在线阅读 下载PDF
一种抗辐射的低功耗14 bit 20MS/s流水线型ADC 被引量:2
3
作者 周晓丹 刘涛 +3 位作者 付东兵 李强 刘杰 郭刚 《半导体技术》 CAS 北大核心 2022年第7期570-576,共7页
基于0.35μm CMOS工艺设计实现了一款抗辐射模数转换器(ADC)。通过分析每级流水线分辨率对整体性能和功耗的影响,确定了2 bit/级的流水线结构;同时,针对宇航应用环境,分析了主要的辐射机理,并对ADC进行了抗辐射加固设计。测试结果显示,... 基于0.35μm CMOS工艺设计实现了一款抗辐射模数转换器(ADC)。通过分析每级流水线分辨率对整体性能和功耗的影响,确定了2 bit/级的流水线结构;同时,针对宇航应用环境,分析了主要的辐射机理,并对ADC进行了抗辐射加固设计。测试结果显示,在2.5 V电源电压、20 MS/s转换速率以及奈奎斯特输入频率条件下,该ADC信噪比(SNR)达到69.9 dB,无杂散动态范围(SFDR)达到84.9 dBc,功耗为60.2 mW,面积为1.988 mm^(2)。在抗辐射性能方面,该ADC的抗稳态总剂量(TID)能力达到100 krad(Si),单粒子闩锁(SEL)阈值达到75 MeV·cm^(2)/mg,非常适用于轨道辐射环境中。 展开更多
关键词 模数转换器(ADC) 流水线 低功耗 总剂量(TID) 单粒子闩锁(SEL)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部