期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
改进U-Net的芯片粘接区空洞缺陷检测模型
1
作者 雷佳蕊 于春和 +2 位作者 文弋 刘岗岗 夏自金 《半导体技术》 北大核心 2025年第8期843-850,共8页
为解决传统方法在陶瓷封装芯片粘接区缺陷检测中特征表达能力不足以及现有深度学习模型对微小缺陷敏感度低的问题,提出了一种基于U型网络架构(U-Net)的改进型VSCMU-Net语义分割模型。该模型以视觉几何组(VGG)网络为骨干,融合空间和通道... 为解决传统方法在陶瓷封装芯片粘接区缺陷检测中特征表达能力不足以及现有深度学习模型对微小缺陷敏感度低的问题,提出了一种基于U型网络架构(U-Net)的改进型VSCMU-Net语义分割模型。该模型以视觉几何组(VGG)网络为骨干,融合空间和通道压缩与激励(SCSE)注意力机制与多阶门控聚合(MOGA)模块,可有效提取缺陷的深层特征,实现了对微小缺陷的精准分割。实验中采用VSCMU-Net模型对粘接区域及空洞进行分割,结果表明,VSCMU-Net模型在键合区域和空隙分割方面表现出色。该模型平均交并比(mIoU)达92.21%,平均精确度均值(mAP)达95.86%,总体准确率(Accuracy)达99.11%,平均F1分数(mF1-score)达95.79%,均优于传统U-Net、DeepLabv3+、PSPNet和YOLOv8-seg模型,为半导体封装领域关键电子组件的品质保障提供了有力的技术支持。 展开更多
关键词 空洞 语义分割 缺陷检测 深度学习 空间和通道压缩与激励(SCSE)注意力机制
在线阅读 下载PDF
TO-3封装器件键合丝热机械可靠性与寿命预测 被引量:1
2
作者 隋晓明 潘开林 +2 位作者 刘岗岗 谢炜炜 潘宇航 《半导体技术》 CAS 北大核心 2024年第8期779-784,共6页
为解决双芯片功率放大器的过电应力烧毁问题,对器件电路进行改进并探究其可靠性。首先,重新设计和制备基片上金属带线,并进行温度循环与拉力检测试验;然后,基于有限元方法在温度循环载荷作用下对键合丝应力应变分布情况进行了分析,并通... 为解决双芯片功率放大器的过电应力烧毁问题,对器件电路进行改进并探究其可靠性。首先,重新设计和制备基片上金属带线,并进行温度循环与拉力检测试验;然后,基于有限元方法在温度循环载荷作用下对键合丝应力应变分布情况进行了分析,并通过Coffin-Manson模型对器件的疲劳寿命进行预测分析。结果表明,高温下应力降低了3.23 MPa,低温下应力下降了97.7 MPa。改进后的器件寿命提高了11.6%,且经历过温度循环后仍满足最小键合拉力极限值要求。该研究结果可为复杂键合丝结构及寿命预测提供参考。 展开更多
关键词 功率器件 温度循环 ANSYS仿真 TO-3封装 键合丝 寿命预测
在线阅读 下载PDF
一种基于PJFET输入的高压摆率集成运算放大器
3
作者 张子扬 《半导体技术》 CAS 北大核心 2024年第3期272-278,共7页
基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用p沟道结型场效应晶体管(PJFET)共源结构,有利于减小输入偏置电流,提高信号接收的灵敏度,实现高输入阻抗、低偏置电流、低输入失... 基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用p沟道结型场效应晶体管(PJFET)共源结构,有利于减小输入偏置电流,提高信号接收的灵敏度,实现高输入阻抗、低偏置电流、低输入失调电流和高压摆率。增益级采用常规的共射放大电路结构。输出级采用互补推挽输出结构,提升了驱动负载的能力,并克服交越失真。测试结果表明:在电源电压±15 V、25℃环境温度下,开环电压增益为114.49 dB,正压摆率为12.33 V/μs,负压摆率为-9.76 V/μs,输入偏置电流为42.52 pA,输入失调电流为4.23 pA,输出电压摆幅为-13.56~14.16 V,共模抑制比为105.56 dB,电源抑制比为107.91 dB。 展开更多
关键词 PJFET输入级 双极型 高压摆率 宽频带 低失调电流
在线阅读 下载PDF
双芯片功率器件TO-3封装结壳热阻的优化 被引量:3
4
作者 潘宇航 潘开林 +2 位作者 刘岗岗 谢炜炜 隋晓明 《半导体技术》 CAS 北大核心 2023年第8期713-721,共9页
为改善功率器件封装散热性能,基于ANSYS Icepak热仿真软件,以结壳热阻为双芯片功率器件TO-3封装的优化指标,针对器件封装中芯片衬底厚度、芯片间距、焊料层厚度、焊料层面积、焊料层材料、散热基片厚度与散热基片材料7种影响封装热阻的... 为改善功率器件封装散热性能,基于ANSYS Icepak热仿真软件,以结壳热阻为双芯片功率器件TO-3封装的优化指标,针对器件封装中芯片衬底厚度、芯片间距、焊料层厚度、焊料层面积、焊料层材料、散热基片厚度与散热基片材料7种影响封装热阻的因素,利用正交实验与影响因素规律分析了各因素对结壳热阻的显著性影响。结果显示使用BeO基片与Au80Sn20焊料结壳热阻最小,且BeO基片越厚,结壳热阻越小,而焊料对结壳热阻影响较小。其次芯片间距越大对热阻的降低越显著,衬底厚度对热阻影响也呈现显著性。最后利用响应面分析法得到结壳热阻最小的最优设计组合,最优组合下的热阻为1.012℃/W,相比于优化前热阻(1.53℃/W)降低了33.9%,较大程度上提高了器件的散热效率。 展开更多
关键词 功率器件 结壳热阻 TO-3封装 正交实验 响应面分析
在线阅读 下载PDF
基于新型高阶温度曲率补偿的低温漂带隙基准源 被引量:4
5
作者 唐毓尚 叶美耀 +1 位作者 蒋冰桃 李平 《半导体技术》 CAS 北大核心 2022年第9期719-724,共6页
为满足多种超高精度装备系统应用需求,基于新型高阶温度曲率补偿技术设计了一种新型低温漂带隙基准源。该电路在传统Brokaw带隙基准源基础上,引入新型的高阶温度曲率补偿电路,在高温段和低温段分别采用相应高阶补偿技术,补偿带隙基准源... 为满足多种超高精度装备系统应用需求,基于新型高阶温度曲率补偿技术设计了一种新型低温漂带隙基准源。该电路在传统Brokaw带隙基准源基础上,引入新型的高阶温度曲率补偿电路,在高温段和低温段分别采用相应高阶补偿技术,补偿带隙基准源的高阶温度系数,使该新型低温漂带隙基准源具有极低的电压温度系数,并获得更高精度的基准电压。该电路由基准电压产生电路、高阶温度曲率补偿电路和反馈电路组成。该电路基于40 V特色双极工艺进行电路、版图设计、仿真验证和流片。仿真结果显示,在-55~125℃,输出基准电压精度为0.0097%,温度系数为9.8×10^(-7)/℃。实测精度为0.0106%,温度系数为1.04×10^(-6)/℃,可为24 bit模数转换器(ADC)提供高精度基准电压。 展开更多
关键词 带隙基准源 基准电压 高阶补偿技术 温度系数 高精度
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部