期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于阿姆达尔定律和兰特法则计算多核架构的加速比 被引量:12
1
作者 李文石 姚宗宝 《电子学报》 EI CAS CSCD 北大核心 2012年第2期230-234,共5页
在评价多核CPU加速比已知模型的基础上,基于第一性计算原理融合理解阿姆达尔定律和兰特法则,提出描述多核CPU加速比的一个新模型.研究方法是从传统的阿姆达尔定律切入,论述的逻辑顺序分别基于约束固定任务,固定时间,存储器和互连复杂性... 在评价多核CPU加速比已知模型的基础上,基于第一性计算原理融合理解阿姆达尔定律和兰特法则,提出描述多核CPU加速比的一个新模型.研究方法是从传统的阿姆达尔定律切入,论述的逻辑顺序分别基于约束固定任务,固定时间,存储器和互连复杂性;兼顾了举例论述同构多核的NoC带宽性质和最大温度特性.计算表明:基于固定时间模型与存储器模型预测多核的加速能力,容易得到估计结果的乐观上限;我们提出的基于兰特法则的模型计算结果,在并行比例较大时稍小于但接近前述模型估计值,而比固定任务模型的保守结果要好;NoC带宽和最大温度的结果提示,多(同构)核CPU期盼相对高的并行度架构. 展开更多
关键词 多核处理器 阿姆达尔定律 加速比 兰特法则 第一性原理 带宽 温度
在线阅读 下载PDF
让耳朵说话:基于单通道耳穴近红外谱的脑机接口(英文) 被引量:2
2
作者 李文石 钱重阳 +1 位作者 李雷 魏锋 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2012年第5期654-660,共7页
基于脑机接口的读心术的本质是神经解码.近期研究关注的脑功能区包括初级视觉区、布罗卡区(语言产生中枢)和威尔尼克区(听性语言理解中枢),然而使用了复杂的功能磁共振成像术和植入电极阵列.为了克服前述的仪器复杂性和植入局限性,我们... 基于脑机接口的读心术的本质是神经解码.近期研究关注的脑功能区包括初级视觉区、布罗卡区(语言产生中枢)和威尔尼克区(听性语言理解中枢),然而使用了复杂的功能磁共振成像术和植入电极阵列.为了克服前述的仪器复杂性和植入局限性,我们发展了一种语言中枢解码方法,采用外挂式单通道近红外透射(额耳穴)传感器、示波器与计算机后处理,再现与分析语言中枢(布罗卡区)(默读汉字例如你、我或她、他时)与额耳穴的神经血管耦合联系特征.测量信号波长选自人体生命之窗内的875nm,其响应氧合血红蛋白的吸收率相对敏感,借助耳垂的动脉血氧饱和度高达约90%的原理背景,同时,测试技巧也涉及理解信号的典型延迟期.数据处理的结果表明,一是时域或频域内的汉字识别率可以高达70%(受试者4人),二是在时域特征内分别再现了三个汉字的声母特征(过渡的弱电位)与韵母特征(强直的梭形电位).本工作或可为获得型失语症患者提供利用耳朵说话的语言中枢控制的新的并行信道(相对于从脑到口的语言产生通道),特点是单通道且无损. 展开更多
关键词 读心术 语言中枢解码 耳穴近红外谱脑机接口 默想汉字识别
在线阅读 下载PDF
影响ESD荷电器件模型放电电流的关键参数研究 被引量:1
3
作者 邢洁 王明湘 何健 《半导体技术》 CAS CSCD 北大核心 2007年第4期349-353,共5页
静电放电峰值电流是基于荷电器件放电模型的放电测试装置中波形验证的关键指标。针对影响放电峰值电流的几个因素:测试探针长度、直径、形状和充电盘绝缘介电层的厚度,研究了这些参数变化对放电峰值电流的影响规律。根据研究结果可调整... 静电放电峰值电流是基于荷电器件放电模型的放电测试装置中波形验证的关键指标。针对影响放电峰值电流的几个因素:测试探针长度、直径、形状和充电盘绝缘介电层的厚度,研究了这些参数变化对放电峰值电流的影响规律。根据研究结果可调整相应参数,保证荷电器件放电模型的测试装置符合测试标准。基于LRC放电电路的等效模型,实验结果给出了到满意的定量或定性解释。 展开更多
关键词 静电放电 荷电器件放电模型 测试探针 LRC模型
在线阅读 下载PDF
一种低压高线性CMOS模拟乘法器设计 被引量:2
4
作者 陆晓俊 李富华 《现代电子技术》 2011年第2期139-141,144,共4页
提出了一种新颖的CMOS四象限模拟乘法器电路,该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0.18μm CMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1.8 V的电源电压下工作时,静态功耗可低至80μW,其线性... 提出了一种新颖的CMOS四象限模拟乘法器电路,该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现。它采用0.18μm CMOS工艺,使用HSPICE软件仿真。仿真结果显示,该乘法器电路在1.8 V的电源电压下工作时,静态功耗可低至80μW,其线性输入范围达到±0.3 V,-3 dB带宽可达到1 GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度。 展开更多
关键词 CMOS模拟乘法器 低压 高线性 减法电路
在线阅读 下载PDF
手持设备中焊垫材料对闪存芯片可靠性的影响
5
作者 丁兴顺 李文石 《半导体技术》 CAS CSCD 北大核心 2010年第2期159-161,共3页
为提高用于手持设备中闪存芯片的可靠性,防止跌落的冲击力对芯片的破坏性伤害,利用试验方法及数理统计分析法对焊垫材料进行研究,为芯片制造商在选择焊垫材料时提供有益的参考。具体针对焊垫涂层为Ni/Au和OSP两种材料,跌落测试条件的严... 为提高用于手持设备中闪存芯片的可靠性,防止跌落的冲击力对芯片的破坏性伤害,利用试验方法及数理统计分析法对焊垫材料进行研究,为芯片制造商在选择焊垫材料时提供有益的参考。具体针对焊垫涂层为Ni/Au和OSP两种材料,跌落测试条件的严格度依次为H,G,B,F,A,E,D和C,每种样品的数量为45件,每件样品重复跌落100次。通过累积故障百分比与跌落次数的量化图解可知:Ni/Au PF的抗冲击能力较差,在H跌落测试下的故障频率是38%;而OSP PF的抗冲击能力良好,在测试条件B和测试条件F下未见故障产生。 展开更多
关键词 手持设备 闪存 跌落试验 焊垫 抗冲击 焊垫涂层
在线阅读 下载PDF
Au线键合中“塌线”问题的研究
6
作者 陆麟 毛凌锋 《半导体技术》 CAS CSCD 北大核心 2010年第3期233-236,298,共5页
目前,在半导体闪存多芯片的金线键合工艺中,为满足堆叠芯片不断增加等结构需要,键合线弧要求更低、更长,制造工艺变得相对更加复杂。针对生产过程中常遇到的"塌线"问题,通过对金线键合工艺中线弧形成动作的过程分析,以金线&qu... 目前,在半导体闪存多芯片的金线键合工艺中,为满足堆叠芯片不断增加等结构需要,键合线弧要求更低、更长,制造工艺变得相对更加复杂。针对生产过程中常遇到的"塌线"问题,通过对金线键合工艺中线弧形成动作的过程分析,以金线"弹动"现象为线索,探究了生产过程中"塌线"问题产生的原因,并给出了相应解决方案。经过此研究,长线键合的生产工艺能力得到加强,其成果对新封装产品的研发及基板设计具有有益的参考价值。 展开更多
关键词 半导体 闪存 叠层封装 金线键合 长线键合 “塌线”现象
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部