为满足HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求,提出了一种面向HEVC的高效率分像素插值滤波VLSI(Very Large Scale Integration)架构设计。在HEVC标准分像素插值算法的基础上,构造高并行度和流水...为满足HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求,提出了一种面向HEVC的高效率分像素插值滤波VLSI(Very Large Scale Integration)架构设计。在HEVC标准分像素插值算法的基础上,构造高并行度和流水线的插值滤波VLSI架构;利用滤波器系数反转对称性,设计可复用8阶滤波器结构,以减少滤波器硬件面积;在传统的单输入通道插值器的基础上,设计两路并行的8输入插值器,以提高数据吞吐量。实验结果表明,该设计能在频率为34.2 MHz下完成1 920×1 080@30帧/s视频解码需求,同时,能够满足3 840×2 160@60帧/s视频的实时传输。展开更多
针对不同分辨率的视频序列采用相同阶数滤波器进行分像素插值不能进一步提高编码性能的问题,提出了基于自适应滤波器的分像素插值算法。该算法根据设定的3个不同分辨率视频序列区域,自适应选择不同阶数的插值滤波器;在3个不同分辨率视...针对不同分辨率的视频序列采用相同阶数滤波器进行分像素插值不能进一步提高编码性能的问题,提出了基于自适应滤波器的分像素插值算法。该算法根据设定的3个不同分辨率视频序列区域,自适应选择不同阶数的插值滤波器;在3个不同分辨率视频序列区域内,根据像素间相关性将高阶插值滤波器替换为低阶插值滤波器,实现滤波器的自适应选择。实验结果表明,相对于HEVC(High Efficiency Video Coding)标准算法,该算法使峰值信噪比值平均提高了0.14 d B,比特率平均降低了0.37%,对不同分辨率视频序列都具有较好的编码性能及鲁棒性。展开更多
文摘针对不同分辨率的视频序列采用相同阶数滤波器进行分像素插值不能进一步提高编码性能的问题,提出了基于自适应滤波器的分像素插值算法。该算法根据设定的3个不同分辨率视频序列区域,自适应选择不同阶数的插值滤波器;在3个不同分辨率视频序列区域内,根据像素间相关性将高阶插值滤波器替换为低阶插值滤波器,实现滤波器的自适应选择。实验结果表明,相对于HEVC(High Efficiency Video Coding)标准算法,该算法使峰值信噪比值平均提高了0.14 d B,比特率平均降低了0.37%,对不同分辨率视频序列都具有较好的编码性能及鲁棒性。
