期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
宽范围负载CL-LDO的设计
1
作者 唐俊龙 关浩 +2 位作者 邓欢 李振涛 邹望辉 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2024年第8期109-116,共8页
针对规模与功耗骤增的集成电路发展趋势,设计了一种可以提供宽范围负载电流的无片外电容型低压差线性稳压器(CL-LDO).为了解决宽范围负载电流与无片外电容等需求所带来的稳定性问题与瞬态特性问题,提出了动态零点补偿的方式与瞬态增强... 针对规模与功耗骤增的集成电路发展趋势,设计了一种可以提供宽范围负载电流的无片外电容型低压差线性稳压器(CL-LDO).为了解决宽范围负载电流与无片外电容等需求所带来的稳定性问题与瞬态特性问题,提出了动态零点补偿的方式与瞬态增强电路结构,既保障了整体电路在全负载范围内保持稳定,又实现了较好的瞬态特性.基于0.11μm CMOS工艺,完成电路设计、版图设计与仿真,仿真结果表明,在0~500 mA的负载范围内,整体环路增益可以达到68 dB;最小相位裕度为56°;当负载电流在1~500 mA之间发生跳变时(Δt=500 ns),输出过冲和下冲分别为56 mV和141 mV,建立时间分别为2μs和0.78μs;PSR为-67.2 dB@1 kHz,负载调整率为0.137μV/mA. 展开更多
关键词 低压差线性稳压器 动态零点补偿 瞬态增强 宽范围负载
在线阅读 下载PDF
VLIW处理器的变长指令跨边界派发窗设计
2
作者 王东旭 汪东 万江华 《电讯技术》 北大核心 2024年第12期2038-2043,共6页
针对传统超长指令字(Very Long Instruction Word,VLIW)处理器代码体积增大会显著降低处理器性能的问题,设计了一种八流出新型变长指令跨边界派发窗。该派发窗兼容压缩指令派发功能,支持压缩指令和整字指令混合派发,有效减小了处理器代... 针对传统超长指令字(Very Long Instruction Word,VLIW)处理器代码体积增大会显著降低处理器性能的问题,设计了一种八流出新型变长指令跨边界派发窗。该派发窗兼容压缩指令派发功能,支持压缩指令和整字指令混合派发,有效减小了处理器代码体积。同时该派发窗引入指令跨边界派发机制,进一步排出指令间无用气泡。通过搭建派发窗仿真模型,并基于DSP/VoLIB库进行仿真,结果显示,采用新型变长指令跨边界派发窗能够充分发挥指令级并行优势。经编译器调度优化后,库中典型程序体积比传统派发窗平均降低约19.26%,处理器性能提升约15.4%。 展开更多
关键词 超长指令字(VLIW) 指令派发 指令压缩 跨边界派发窗
在线阅读 下载PDF
一种低功耗时钟树综合的寄存器聚类方法 被引量:2
3
作者 唐俊龙 卢英龙 +2 位作者 戴超雄 邹望辉 李振涛 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第8期147-152,共6页
随着集成电路制造工艺的进步与芯片集成度的提升,对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的40%以上,优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的... 随着集成电路制造工艺的进步与芯片集成度的提升,对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的40%以上,优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构,通过限制群组的扇出、负载和范围,对寄存器进行合理分组,减少了缓冲器的插入数目和总布线长度,有效降低时钟网络功耗.将该方法整合到传统的时钟树综合(CTS)流程中,在ISCAS89基准电路上测试并分析其有效性.实验结果表明,该寄存器聚类方法在不影响时钟树最大延时的情况下,有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移. 展开更多
关键词 低功耗电子 时钟偏移 寄存器聚类 时钟树综合
在线阅读 下载PDF
L-DSP片上调试电路的设计与实现 被引量:2
4
作者 白创 李帆 汪东 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2020年第8期69-73,共5页
针对L-DSP的调试需求,设计了一种基于JTAG接口的片上调试电路.该调试电路实现了存储资源访问、CPU流水线控制、硬件断点/观察点、参数统计等调试功能.相对于传统调试方式,本文电路通过增加DT-DMA模块,实现数据在外设与内存之间直接传输... 针对L-DSP的调试需求,设计了一种基于JTAG接口的片上调试电路.该调试电路实现了存储资源访问、CPU流水线控制、硬件断点/观察点、参数统计等调试功能.相对于传统调试方式,本文电路通过增加DT-DMA模块,实现数据在外设与内存之间直接传输,极大地提升了调试效率.调试电路在0.18μm CMOS工艺下实现,面积为167 234.76μm2,功耗为8.89mW.同时,调试电路与L-DSP全芯片在FPGA下进行验证,结果表明,该调试电路调试功能完整且DT-DMA传输调试数据的速度是CPU传输的3倍. 展开更多
关键词 调试 片上调试 JTAG接口 DT-DMA DMA操作
在线阅读 下载PDF
基于Piecewise算法的反正切运算器的设计 被引量:1
5
作者 龙科莅 汪东 +1 位作者 陈虎 李旭军 《计算机工程与科学》 CSCD 北大核心 2022年第8期1342-1348,共7页
在科学计算、数字信号处理和图像处理等诸多应用中,反正切运算都是常用的基础操作之一。基于Piecewise算法,面向某型DSP芯片设计了一个符合IEEE-754标准的单精度浮点反正切运算器。为了达到设计精度,分析和限制了运算过程中的所有误差... 在科学计算、数字信号处理和图像处理等诸多应用中,反正切运算都是常用的基础操作之一。基于Piecewise算法,面向某型DSP芯片设计了一个符合IEEE-754标准的单精度浮点反正切运算器。为了达到设计精度,分析和限制了运算过程中的所有误差。为了确保输出结果具备与原函数一致的单调性,提出了一种可确保算法单调性的设计方法。为了降低硬件成本,使用了二级分层分段方法,并实现了基于电路静态和动态分析的信号位宽设计与优化。基于FPGA的仿真结果表明,反正切运算器所需硬件成本较小,其输出结果与标准结果之间的误差小于1 ulp,且运算器输出具有良好的单调性。 展开更多
关键词 反正切运算 误差分析 分层分段 位宽优化 单调性
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部