期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
3阶FLFB低通滤波器的最小可接受功耗分析 被引量:3
1
作者 张旭东 雷倩倩 +2 位作者 张芳玲 李弦 李连碧 《电子学报》 EI CAS CSCD 北大核心 2022年第6期1480-1486,共7页
对于多重反馈滤波器提出了一种最小可接受功耗的分析方法.采用劳斯-赫尔维茨稳定性判据对3阶FLFB(Follow-the-Leader-Feed Back)低通滤波器进行分析,当滤波器处于稳定临界状态时,利用MATLAB拟合出最小可接受相位裕度曲线和跨导图,通过... 对于多重反馈滤波器提出了一种最小可接受功耗的分析方法.采用劳斯-赫尔维茨稳定性判据对3阶FLFB(Follow-the-Leader-Feed Back)低通滤波器进行分析,当滤波器处于稳定临界状态时,利用MATLAB拟合出最小可接受相位裕度曲线和跨导图,通过电路级分析和验证,给出了滤波器设计参数与功耗之间的关系.采用UMC 40 nmCMOS工艺进行电路设计,后仿结果表明:滤波器的带宽可调范围为0.9~9.9 MHz,版图面积0.03 mm^(2),此时总功耗为0.36 m W,与传统采用60°相位裕度的设计相比,功耗减小了近30%.在保证滤波器稳定工作的前提下,降低了功耗,与理论相吻合. 展开更多
关键词 低通滤波器 最小可接受功耗 FLFB 稳定性判据
在线阅读 下载PDF
6.5~10 GHz超宽带低噪声放大器的抗干扰设计 被引量:1
2
作者 高宇飞 雷倩倩 +3 位作者 徐化 刘启航 李连碧 冯松 《电子学报》 EI CAS CSCD 北大核心 2023年第7期1970-1976,共7页
本文基于SMIC 28 nm CMOS工艺设计了一款应用于超宽带协议的具有带外噪声抑制功能的全集成低噪声放大器(Low Noise Amplifier,LNA),并提出了一种新型的LC串并联两级滤波结构.通过利用滤波器极点补偿LNA带内增益的设计方法,合理设计滤波... 本文基于SMIC 28 nm CMOS工艺设计了一款应用于超宽带协议的具有带外噪声抑制功能的全集成低噪声放大器(Low Noise Amplifier,LNA),并提出了一种新型的LC串并联两级滤波结构.通过利用滤波器极点补偿LNA带内增益的设计方法,合理设计滤波负载等效电路的极点,使其略高于零点频率,在保证了LNA通带增益和噪声的情况下提高了滤波深度.对所设计的LNA进行了EMX建模及仿真验证.结果表明,该LNA在6.5~10 GHz的工作频带内,S_(21)高达21.17~25.28 d B,S_(11)小于-10.58 d B;S_(22)小于-11.20 d B,带内噪声系数仅为2.14~2.51 d B;带阻滤波器在5.8 GHz处可提供-35.45 d B的噪声抑制;在0.9 V供电电压下,LNA的静态功耗仅为9.36 m W. 展开更多
关键词 超宽带 零极点分析 LC滤波器 低噪声放大器
在线阅读 下载PDF
基于高精度电流源的10bit电流舵DAC 被引量:1
3
作者 潘诚 雷倩倩 +2 位作者 高宇飞 于鹏 冯松 《电子设计工程》 2022年第7期10-14,共5页
文中设计了一款10 bit 250 MS/s的电流舵数模转换器(DAC),通过在DAC中引入阻抗增强型共源共栅电流源结构来提升DAC静态性能。整体电路采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。基于SMIC 28 nm CMOS工艺,对所设计的DAC... 文中设计了一款10 bit 250 MS/s的电流舵数模转换器(DAC),通过在DAC中引入阻抗增强型共源共栅电流源结构来提升DAC静态性能。整体电路采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。基于SMIC 28 nm CMOS工艺,对所设计的DAC进行了仿真验证,结果表明,在0.9 V电源电压下,DAC的积分非线性误差和微分非线性误差的最大绝对值分别为0.06 LSB和0.01 LSB;在输入频率为1.0875 MHz,采样速率38.4 MS/s时,DAC的无杂散动态范围为65.3 dB;与传统相同性能的电流舵DAC相比,电流源单元的面积减少了约75%。 展开更多
关键词 分段式 阻抗增强型共源共栅 电流舵DAC 温度计码 二进制码
在线阅读 下载PDF
基于负反馈技术的嵌套式直流失调消除电路 被引量:1
4
作者 张芳玲 雷倩倩 +2 位作者 张旭东 李弦 李连碧 《电子技术应用》 2021年第5期50-53,58,共5页
基于UMC 40 nm CMOS工艺,设计了一种带有直流失调消除电路(DCOC)的可编程增益放大器(PGA),该PGA采用闭环电阻反馈结构,由两级增益单元级联构成。DCOC电路基于传统的直流负反馈结构,针对多级级联的方式,提出了一种嵌套式反馈方法,可降低... 基于UMC 40 nm CMOS工艺,设计了一种带有直流失调消除电路(DCOC)的可编程增益放大器(PGA),该PGA采用闭环电阻反馈结构,由两级增益单元级联构成。DCOC电路基于传统的直流负反馈结构,针对多级级联的方式,提出了一种嵌套式反馈方法,可降低电路功耗和面积。仿真结果表明,DCOC在0-52dB的增益变化范围内高通截止频率恒为10 kHz,相对抑制度恒为50 dB,且在0dB时可矫正的最大输入失调量为110mV。与传统设计方法相比,DCOC的面积减小近一半。 展开更多
关键词 直流失调消除 嵌套式反馈 可编程增益放大器
在线阅读 下载PDF
低噪声低功耗3阶复数滤波器的设计
5
作者 张旭东 雷倩倩 +2 位作者 张芳玲 李弦 李连碧 《电子技术应用》 2021年第9期30-34,共5页
采用UMC 40 nm CMOS工艺,设计了一款低噪声低功耗的3阶复数滤波器。利用FLFB(Follow-the-Leader-Feedback)结构良好的噪声特性,并以劳斯-霍尔维茨稳定性判据为理论依据,采用相位裕度仅为36.8°的运放,达到低噪声低功耗的优化目的。... 采用UMC 40 nm CMOS工艺,设计了一款低噪声低功耗的3阶复数滤波器。利用FLFB(Follow-the-Leader-Feedback)结构良好的噪声特性,并以劳斯-霍尔维茨稳定性判据为理论依据,采用相位裕度仅为36.8°的运放,达到低噪声低功耗的优化目的。仿真结果表明:滤波器的带宽可调范围为0.98~1.92 MHz,中心频率0.68~1.34 MHz可调,通带内噪声90.6μV,无杂散动态范围73.7 dB,镜像抑制比28.4 dB,此时总功耗为1.33 mW。 展开更多
关键词 复数滤波器 低噪声 低功耗 稳定性判据
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部